搜索结果

找到约 19,144 项符合 dcdc变换器 的查询结果

EDA相关 EDA卷积码编解码器实现技术

EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
https://www.eeworm.com/dl/543/9896.html
下载: 32
查看: 1057

行业应用文档 MSP430仿真器几套制作资料

MSP430USB仿真器制作资料+430JTAG简版仿真器+利尔达- 轻松制作MSP430 JTAG Adapter+制作的单面板的MSP430JTAG仿真器 几套430JTAG制作方案,做不好你找我........
https://www.eeworm.com/dl/509/9905.html
下载: 119
查看: 1095

学术论文 软PLC程序编辑器中功能块的设计与实现

本文分析了目前软PLC 编辑器中功能块编程的不足,提出了使用面向对象的概念来设计功能块图的方法。通过研究软PLC 开发系统和编译系统的模型,详细讨论了PLC 梯形图中图元的设计方法,并基于此方
https://www.eeworm.com/dl/514/9907.html
下载: 132
查看: 1051

学术论文 基于模糊增强和小波包变换的人脸识别方法

针对目前光照补偿后人脸图像的识别率仍不够理想这一问题,提出了一种基于模糊增强和小波包变换相结合的非均匀光照下人脸识别方法。将人脸图像在对数域中计算二维小波包变换,通过舍弃部分子带图像中的系数来实现人脸
https://www.eeworm.com/dl/514/9917.html
下载: 67
查看: 1066

行业应用文档 太阳能电池光伏并网逆变器

光伏并网逆变器是将太阳能电池所输出的直流电转换成符合公共电网要求的交流电并送入电网的设备。按照不同的标准光伏并网逆变器的拓扑结构分为很多种,本文介绍了一种工频隔离型光伏并网逆变器
https://www.eeworm.com/dl/509/9929.html
下载: 100
查看: 1082

学术论文 超宽带脉冲与MB-OFDM物理层的FPGA实现

现代通信系统对带宽和数据速率的要求越来越高,超宽带(ultra-wideband,UWB)通信以其传输速率高、空间容量大、成本低、功耗低的优点,成为解决企业、家庭、公共场所等高速因特网接入的需求与越来越拥挤的频率资源分配之间的矛盾的技术手段。 论文主要围绕两方面展开分析:一是介绍用于UWB无载波脉冲调制及直接序列码分多址 ...
https://www.eeworm.com/dl/514/9964.html
下载: 48
查看: 1137

学术论文 RS编译码器的设计与FPGA实现

Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的BM算法,针对改进后的BM算法提出了一种流水线结构的译码器实现方 ...
https://www.eeworm.com/dl/514/9979.html
下载: 186
查看: 1097

学术论文 基于FPGA的快速傅立叶变换实现

  快速傅立叶变换(FFT)是数字信号处理中的重要内容之一,是很多信号处理过程中的核心算法。本文先总结了快速傅立叶变换的一些常用算法,并综合种种因素,采用了基2按频率抽取算法作为实现算法,然后将以现场可编程门阵列(FPGA)和以DSP处理器这两种实现数字信号处理的方式进行了比较,指出了各自的优点和不足之处。最后以F ...
https://www.eeworm.com/dl/514/9987.html
下载: 167
查看: 1059

学术论文 基于DSP+FPGA的小波变换实时图像处理系统设计

  本课题设计和完成了一套基于DSP+FPGA结构的小波变换实时图像处理系统。采用小波算法对图像进行边缘提取、图像增强、图像融合等处理,并在ADSP-BF535上实现了小波算法,分析了其运行小波算法的性能。图像处理的数据量比较大,而且运算比较复杂,DSP的特殊结构和性能很好地满足了系统实现的需要,而FPGA的高速性和灵活性 ...
https://www.eeworm.com/dl/514/9989.html
下载: 147
查看: 1161

学术论文 RS(255,223)译码器的FPGA实现及其性能测试

  本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用,最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,2 ...
https://www.eeworm.com/dl/514/9996.html
下载: 124
查看: 1112