搜索结果
找到约 22 项符合
ch1 的查询结果
按分类筛选
VHDL/FPGA/Verilog 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。
采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下：
1.系统主时钟为100 MHz。
2.数据为16位-数据线上连续2次00FF后数据传输开始。
3.系统内部总线宽度为8位。
4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。
5.数据分为8 ...
源码 二叉树子系统
#include<stdio.h>
#define TREEMAX 100
typedef struct&nbsp; BT
{
char data;
BT *lchild;
BT *rchild;
}BT;
BT *CreateTree();
void Preorder(BT *T);
void Postorder(BT *T);
void Inorder(BT *T);
void Leafnum(BT *T);
void Nodenum(BT *T);
int TreeDepth(BT *T);
int count=0;
void main()
{
BT *T=NULL;
char ...