搜索结果
找到约 33 项符合
b1 的查询结果
按分类筛选
数值算法/人工智能 两台处理机A 和B处理n个作业。设第i个作业交给机器 A 处理时需要时间ai
两台处理机A 和B处理n个作业。设第i个作业交给机器
A 处理时需要时间ai，若由机器B 来处理，则需要时间bi。由于各作
业的特点和机器的性能关系，很可能对于某些i，有ai >=bi，而对于
某些j，j!=i，有aj<bj。既不能将一个作业分开由两台机器处理，也没
有一台机器能同时处理2 个作业。设计一个动态规划算法，使得这两
台机器 ...
其他 Instead of finding the longest common subsequence, let us try to determine the length of the LCS.
Instead of finding the longest common
subsequence, let us try to determine the
length of the LCS.
&#1048708 Then tracking back to find the LCS.
&#1048708 Consider a1a2…am and b1b2…bn.
&#1048708 Case 1: am=bn. The LCS must contain am,
we have to find the LCS of a1a2…am-1 and
b1b2…bn-1.
&#1048708 ...
数据结构 最长公共子序列 问题ACM题目 如果序列 { s1, s2, ……, sk } 是序列 { a1, a2, ……, an } 的子序列
最长公共子序列 问题ACM题目
如果序列 { s1, s2, ……, sk } 是序列 { a1, a2, ……, an } 的子序列，又是序列 { b1, b2, ……, bm } 的子序列，则称序列 s 为序列 a 和 序列 b 的公共子序列。在 a 和 b 的所有公共子序列中，长度最长者称为最长公共子序列。
本题对于给定的两个整数序列，请求其最长公共子序列的长度 ...
matlab例程 Two scripts are included here. 1. convsys.m - combines the state space representation of two syst
Two scripts are included here.
1. convsys.m - combines the state space representation of two systems connected in series.
[Ao,Bo,Co,Do]=convsys(A1,B1,C1,D1,A2,B2,C2,D2)
This algorithm gives the convolution of two state space representations
| A1 B1 | | A2 B2 |
u ==> | | == ...
习题答案 java入门编程合集
题目：古典问题：有一对兔子，从出生后第3个月起每个月都生一对兔子，小兔子长到第三个月后每个月又生一对兔子，假如兔子都不死，问每个月的兔子总数为多少？&nbsp;&nbsp;&nbsp;
//这是一个菲波拉契数列问题
public class lianxi01 {
public static void main(String[] args) {
System.out.println("第1个月的兔子对数:&n ...
源码 基于MATLAB的JPEG图像压缩编码
简单的实现JPEG图像压缩编码方法一
clear all;
RGB=imread('C:\Users\Administrator\Desktop\123.bmp');%读取内存中bmp格式的彩色图像
I=rgb2gray(RGB);%将彩色图像转换为灰度图像
I1=im2double(I);%将图像变换为双精度格式
T=dctmtx(8);%处理后返回一个8*8阶的DCT矩阵
B1=blkproc(I1,[8
8],'P1*x*P2', ...
技术资料 LTE重选及切换算法参数介绍
LTE重选及切换算法参数
A1，A2，B1，B2 ....
技术资料 FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明 使用 FPGA
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////module fifo_test( input c ...
技术资料 基于Xilinx ISE的的模块化FPGA设计示例
基于Xilinx ISE的的模块化设计示例下面是本人初学时关于模块化设计写的一篇博文，实例也都是自己写的，希望给大家一个参考，代码可能还不够规范，比如说每一个寄存器的连线并不是都很明确的在代码中体现出来，但是整体的设计思想还是可以借鉴的。模块化设计应用1输入八路十六位数据分别为a1，b1，a2，b2，a3，b3，a4，b4， ...
技术资料 北斗二代导航系统接收机射频前端设计
本文首先介绍了卫星导航接收机的发展现状与趋势。接着对比分析了现如今主流的接收机技术：超外差式、零中频式、低中频式及数字中频式结构，介绍了各结构的拓扑结构并对比了相互之间的优缺点，然后根据B1导航信号的特征参数要求，确定本文接收机所采用低中频结构的技术指标。结合选择的芯片参数搭建系统仿真模型，利用系统仿 ...