搜索结果
找到约 1,024 项符合
Xilinx-XUPV 的查询结果
VHDL/FPGA/Verilog In this paper, a new method is introduced to implement chaotic generators based on the Henon map and
In this paper, a new method is introduced to implement chaotic generators based on the Henon map and Lorenz chaotic generators given by the state equations using the Field Programmable Gate Array (FPGA). The aim of this method is to increase the frequency of the chaotic generators. The new method is ...
Linux/Unix编程 对vga接口做了详细的介绍
对vga接口做了详细的介绍，并且有一
·三段式Verilog的IDE程序，但只有DMA
·电子密码锁，基于fpga实现，密码正
·IIR、FIR、FFT各模块程序设计例程，
·基于逻辑工具的以太网开发，基于逻
·自己写的一个测温元件（ds18b20）的
·光纤通信中的SDH数据帧解析及提取的
·VHDL Programming by Example（McGr
·这是CAN总线控 ...
VHDL/FPGA/Verilog PCI-E接口设计是现在系统设计的热点
PCI-E接口设计是现在系统设计的热点，本文档是在xilinx芯片中集成pcie接口控制器的好资料
VHDL/FPGA/Verilog 学习ISE的好资料
学习ISE的好资料，想要使用XILINX芯片进行开发必看
VHDL/FPGA/Verilog 波束成型
波束成型，基于FPGA的波束成型，包括两个文件，一个滤波器，一个xilinx仿真
VHDL/FPGA/Verilog 简要介绍了数字下变频的设计
简要介绍了数字下变频的设计，通过采用xilinx的ise软件，ipcore的调用实现
FPGA XILINX DSP DESIGN
介绍virtex4 DSP开发的指导手册
VHDL/FPGA/Verilog xilinx ISE设计开发套件
一个用vhdl编程的软件可以学习一下。这个软件很不错
技术资料 virtex-6RAM技术资料
包括xilinx virtex6开发板的原语介绍，端口说明，使用方法等，利于开发设计
教程 赛灵思 FPGA 设计时序
赛灵思 FPGA 设计时序：作为赛灵思用户论坛的定期访客（见
http://forums.xilinx.com），我注意到新用
户往往对时序收敛以及如何使用时序约束
来达到时序收敛感到困惑。为帮助 FPGA
设计新手实现时序收敛，让我们来深入了
解时序约束以及如何利用时序约束实现
FPGA 设计的最优结果。 ...