赛灵思 FPGA 设计时序 - 免费下载
教程资源
文件大小：848 K
📋 资源详细信息
💡 温馨提示：本资源由用户 bigbibby 上传分享，仅供学习交流使用。如有侵权，请联系我们删除。
资源简介
赛灵思 FPGA 设计时序：作为赛灵思用户论坛的定期访客（见
http://forums.xilinx.com），我注意到新用
户往往对时序收敛以及如何使用时序约束
来达到时序收敛感到困惑。为帮助 FPGA
设计新手实现时序收敛，让我们来深入了
解时序约束以及如何利用时序约束实现
FPGA 设计的最优结果。
http://forums.xilinx.com），我注意到新用
户往往对时序收敛以及如何使用时序约束
来达到时序收敛感到困惑。为帮助 FPGA
设计新手实现时序收敛，让我们来深入了
解时序约束以及如何利用时序约束实现
FPGA 设计的最优结果。
立即下载此资源
提示：下载后请用压缩软件解压，推荐使用 WinRAR 或 7-Zip
资源说明
下载说明
- 下载需消耗 2积分
- 24小时内重复下载不扣分
- 支持断点续传
- 资源永久有效
使用说明
- 下载后用解压软件解压
- 推荐 WinRAR 或 7-Zip
- 如有密码请查看说明
- 解压后即可使用
积分获取
- 上传资源获得积分
- 每日签到免费领取
- 邀请好友注册奖励
- 查看详情 →