搜索结果

找到约 1,024 项符合 Xilinx-XUPV 的查询结果

教程资料 采用高速串行收发器Rocket I/O实现数据率为2.5 G

摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPG ...
https://www.eeworm.com/dl/fpga/doc/32703.html
下载: 108
查看: 1092

教程资料 FPGA连接DDR2的问题讨论

我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB),分立器件选用8片MT47H512M8。设计目标:当客户使用内存条时,8片分立器件不焊接;当使用直接贴片分立内存颗粒时,SODIMM内存条不安装。请问专家:1、在设计中,先用Xilinx MIG工具生成DDR2的Core后,管脚约束文件是否还可 ...
https://www.eeworm.com/dl/fpga/doc/32710.html
下载: 153
查看: 1104

教程资料 基于FPGA的多路高速串并转换器设计

高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISE ...
https://www.eeworm.com/dl/fpga/doc/32712.html
下载: 69
查看: 1115

教程资料 在视频监控系统中使用FPGA进行视频处理

在视频监控系统中使用FPGA进行视频处理:视频监控系统是火车站,机场,银行,娱乐场所,购物中心乃至家庭保安的重要组件。 您可以使用xilinx视频IP模块组实现DVR。
https://www.eeworm.com/dl/fpga/doc/32714.html
下载: 118
查看: 1093

教程资料 8051接口VHDL代码

PLD与8051接口的参考设计 Xilinx提供
https://www.eeworm.com/dl/fpga/doc/32732.html
下载: 126
查看: 1078

通信网络 LTE系统中RRC连接建立过程的设计

为了实现LTE系统中RRC连接建立的需求,提出了一种对RRC层连接过程进行设计的方案,并完成系统的软件设计。该系统将RRC层的空闲状态和连接状态均细分为两个子状态,有效降低了系统设计的复杂度。软件采用Xilinx SDK工具集进行开发,通过在PC上分别模拟终端和基站进行测试,终端和基站能够成功接收到正确的RRC消息。实验结果 ...
https://www.eeworm.com/dl/564/32919.html
下载: 114
查看: 1111

通信网络 WP324 -采用低成本FPGA的全新高速广播视频连接解决方案

使用 Xilinx Spartan™-3E 或 Spartan-3A FPGA,和National Semiconductor 公司的 PHY,并使用 Xilinx视频处理 IP 核,提供了一种灵活且极具成本效益的方法来应对多速率广播方面的挑战。
https://www.eeworm.com/dl/564/33730.html
下载: 55
查看: 1025

通信网络 带有SerDes接口的PLB千兆位级以太网MAC

This application note describes a reference system which illustrates how to build an embeddedPowerPC® system using the Xilinx 1-Gigabit Ethernet Media Access Controller processor core.This system has the PLB_Gemac configured to use Scatter/Gather Direct Memory Access andthe Serializer/Deserial ...
https://www.eeworm.com/dl/564/33745.html
下载: 44
查看: 1110

通信网络 基于FPGA的10M/100M以太网控制器的设计

介绍了一种10M/ 100M 以太网控制器的实现方法,该控制器以FIFO 作为帧缓存,通过程序设计实现10M/ 100M 自适应,设计中采用WS 接口,提高了设计的灵活行,可以实现与其他SOC 的互连[1 ] ,该设计采用VerilogHDL 硬件描述语言编程,基于ISE 开发环境,在Xilinx 公司的Spartan2 Ⅲ系列FPGA XC3S1000242FT256C 上实现。关键词:以太网MA ...
https://www.eeworm.com/dl/564/33878.html
下载: 109
查看: 1066

通信网络 基于RocketIO的高速串行协议设计与实现

采用Xilinx 公司Virtex- II Pro 系列FPGA 内嵌得SERDES 模块———RocketIO 作为高速串行协议的物理层, 利用其8B/10B的编解码和串化、解串功能, 实现了两板间基于数据帧的简单高速串行传输, 并在ISE 环境中对整个协议进行了仿真, 当系统频率为100MHz, 串行速率在2Gbps 时, 在验证板上用chipscope 抓取的数据表明能够实现两 ...
https://www.eeworm.com/dl/564/33879.html
下载: 175
查看: 1057