搜索结果
找到约 7,781 项符合
X线发生器 的查询结果
VHDL/FPGA/Verilog 彩条信号发生器使用说明 使用模块有：VGA接口、脉冲沿模块、时钟源模块。 使用步骤： 1. 打开电源+5V 2. 信号连接
彩条信号发生器使用说明
使用模块有：VGA接口、脉冲沿模块、时钟源模块。
使用步骤：
1. 打开电源+5V
2. 信号连接，按下表将1K30信号与实际模块连接好。
3. 1K30板连接好并口线，并将程序加载。
4. 将彩色显示器的线与VGA接口连接好。
5. 彩条信号就可以在显示器中产生，通过脉冲沿模块按键MS1可以改变产生彩条的 ...
其他行业 支持多站点、多数据库、多服务器负载均衡、支持广义的内容管理(包含了DMS-文档管理功能)、支持泛内容(即不只是单纯的web数据)的全文检索、完善的模块化管理、完善的内容模型机制、卓越的在线/离线管理机
支持多站点、多数据库、多服务器负载均衡、支持广义的内容管理(包含了DMS-文档管理功能)、支持泛内容(即不只是单纯的web数据)的全文检索、完善的模块化管理、完善的内容模型机制、卓越的在线/离线管理机制、完善的XML发布和导入导出机制、极为友善的基于web的管理后台
此版本兼容OpenCms v6.2和OpenCms v6.0.x版本 ...
交通/航空行业 VC+MO最短路径算法 // 计算线的几何长度 double CalcLength() // 通过线的id得到线数据 BOOL GetLineData(int id) // 得到距
VC+MO最短路径算法 // 计算线的几何长度
double CalcLength()
// 通过线的id得到线数据
BOOL GetLineData(int id)
// 得到距离某点最近的线段，返回该线段的id
int GetNearestLineData( double x, double y)
// 判断两点是否重合
BOOL IsPtCoincide( NetPoint ptFirst, NetPoint ptSecond )
// 得到最邻近的点 ...
VHDL/FPGA/Verilog 伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器
伪随机序列发生器的vhdl算法
设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。
数学计算 云模型发生器 包括基本云发生器
云模型发生器
包括基本云发生器，x条件云发生器，y条件云发生器
现已用于数据挖掘等基本领域
数据结构 求解过线上一点的切线方程
求解过线上一点的切线方程，详细使用见文件内，用tangent( 方程 ,切点x坐标)求解
VHDL/FPGA/Verilog 设计并调试好一个VGA彩条信号发生器
设计并调试好一个VGA彩条信号发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。
设计思路
由系统提供的时钟源引入 ...
VHDL/FPGA/Verilog 伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器
伪随机序列发生器的vhdl算法
设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）
DSP编程 程序所在目录：ex4_SCI 采用标准DB9 串口直连线将PC 串口和扩展板串口相连。打开PC 上的串口调试软件。默认设置COM1,9600N,8,1。选择按16 进制接收和发送。 然后打开
程序所在目录：ex4_SCI
采用标准DB9 串口直连线将PC 串口和扩展板串口相连。打开PC 上的串口调试软件。默认设置COM1,9600N,8,1。选择按16 进制接收和发送。
然后打开CC2000,进行如下操作：
1．Project->Open ，打开该目录中的工程文件。
2．Project->Rebuild ALL,编译链接
3．File->Load Program
4．Debug->GO M ...