搜索结果
找到约 37 项符合
WISHBonE 的查询结果
按分类筛选
VHDL/FPGA/Verilog 这是一个连通OPB和Wishbone Bus的Bridge, 能够让OPB与开源的Wishbone Bus连接通信
这是一个连通OPB和Wishbone Bus的Bridge, 能够让OPB与开源的Wishbone Bus连接通信, 从而使用基于Wishbone的许多开源IP Core
嵌入式/单片机编程 本文主要介绍和分析了在集成芯片设计中几种常用的片上系统总线-CoreConnect 总线、MBA 总线、Wishbone 总线和OCP 总线
本文主要介绍和分析了在集成芯片设计中几种常用的片上系统总线-CoreConnect 总线、MBA 总线、Wishbone 总线和OCP 总线,通过比较这些总线的特性及适用范围,展望了它们的发展前景。
VHDL/FPGA/Verilog ---- ---- ---- WISHBONE Wishbone_BFM IP Core ---- ---- ---- ---- This file is part of the Wishbon
---- ----
---- WISHBONE Wishbone_BFM IP Core ----
---- ----
---- This file is part of the Wishbone_BFM project ----
---- http://www.opencores.org/cores/Wishbone_BFM/ ----
---- ----
---- Description ----
---- Implementation of Wishbone_BFM IP core according to ----
---- Wishbone_BFM IP core specifica ...
VHDL/FPGA/Verilog // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //
// -*- Mode: Verilog -*-
// Filename : wb_master.v
// Description : Wishbone Master Behavorial
// Author : Winefred Washington
// Created On : 2002 12 24
// Last Modified By: .
// Last Modified On: .
// Update Count : 0
// Status : Unknown, Use with caution!
// Description Specification
// General ...
系统设计方案 Introduce the wishbone bus .
Introduce the wishbone bus .
VHDL/FPGA/Verilog SoC-Wishbone System IP核的VHDL语言源代码
SoC-Wishbone System IP核的VHDL语言源代码
VHDL/FPGA/Verilog ethernet wishbone interface
ethernet wishbone interface
软件设计/软件工程 Wishbone 和 USB总线结构的介绍
Wishbone 和 USB总线结构的介绍
VHDL/FPGA/Verilog wishbone i2c master vhdl code
wishbone i2c master vhdl code
嵌入式/单片机编程 spi wishbone bus code
spi wishbone bus code