搜索结果
找到约 42 项符合
WISHBONE 的查询结果
按分类筛选
编译器/解释器 This a state-machine driven rs232 serial port interface to a "Wishbone" // type of bus.
This a state-machine driven rs232 serial port interface to a "Wishbone"
// type of bus.
系统设计方案 这个是在ＯＰＥＮＣＯＲＥ上收集的wishbone总线的开发说明和指导
这个是在ＯＰＥＮＣＯＲＥ上收集的wishbone总线的开发说明和指导，随着电子设计开源ＩＰ的大量应用，wishbone总线也越来越普及。
中间件编程 i2c VHDL,能够实现I2C 用的是wishbone总线
i2c VHDL,能够实现I2C 用的是wishbone总线
VHDL/FPGA/Verilog SD卡控制器IP. 兼容SD卡协议2.0。与wishbone bus 接口
SD卡控制器IP. 兼容SD卡协议2.0。与wishbone bus 接口，方便与其他IP连接使用。
VHDL/FPGA/Verilog -- WISHBONE revB2 compiant I2C master core -- -- author: Richard Herveille -- rev. 0.1 based on s
-- WISHBONE revB2 compiant I2C master core
--
-- author: Richard Herveille
-- rev. 0.1 based on simple_i2c
-- rev. 0.2 april 27th 2001, fixed incomplete sensitivity list on assign_dato process (thanks to Matt Oseman)
-- rev. 0.3 may 4th 2001, fixed typo rev.0.2 txt -> txr
-- rev. 0.4 may 8th, added ...
通讯/手机编程 Wishbone to LPC (Low-Pin Count) Bridge, includes master and slave modules. Supports 8-bit I/O Read a
Wishbone to LPC (Low-Pin Count) Bridge, includes master and slave modules. Supports 8-bit I/O Read and Write cycles, 8-bit Memory Read/Write cycles, DMA cycles, and up to 32-bit Firmware memory read/write cycles. Serial IRQ support is also provided.
None of this has been tested (yet) with a third-p ...
其他书籍 这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序
这是用pci-wishbone核和16450串口核在xilinx的fpga上实现的串口程序，用verilog实现，ise7.1，不知道这里可不可以上传硬件的程序~
嵌入式/单片机编程 本文主要介绍和分析了在集成芯片设计中几种常用的片上系统总线－CoreConnect 总线、MBA 总线、Wishbone 总线和OCP 总线
本文主要介绍和分析了在集成芯片设计中几种常用的片上系统总线－CoreConnect 总线、MBA 总线、Wishbone 总线和OCP 总线，通过比较这些总线的特性及适用范围，展望了它们的发展前景。
技术资料 FPGA读取SD卡扇区数据
FPGA直接读取SD卡扇区数据(wishbone_verilog_quartus工程)，SDIO模式。 opencore免费wishbone ip核
串口编程 uart协议、实现、验证
uart协议、实现、验证，基于wishbone协议，工业标准为16550A