搜索：WALLACE - 虫虫下载站

学术论文  纹理映射算法研究与FPGA实现

纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技术的发展，尤其是可编程逻辑门阵列(FPGAs)的发展，提供了一种新的加速方法。FPGAs在密 ...

https://www.eeworm.com/dl/514/13061.html

下载: 66

查看: 1086

教程资料  基于FPGA 的单精度浮点数乘法器设计

设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证. ...

https://www.eeworm.com/dl/fpga/doc/32711.html

下载: 172

查看: 1099

可编程逻辑  基于FPGA 的单精度浮点数乘法器设计

设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证. ...

https://www.eeworm.com/dl/kbcluoji/40361.html

下载: 145

查看: 1065

VHDL/FPGA/Verilog 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法

一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。 ...

https://www.eeworm.com/dl/663/149454.html

下载: 173

查看: 1244

数学计算  xilinx里的乘法器ip核程序

xilinx里的乘法器ip核程序，booth乘法 wallace tree算法 4-2压缩编码超前进位加法

https://www.eeworm.com/dl/641/355202.html

下载: 77

查看: 1147

VHDL/FPGA/Verilog 用verilog设计的FIR滤波器。滤波器需要很快的处理速度

用verilog设计的FIR滤波器。滤波器需要很快的处理速度，所以采用了wallace树算法，超前进位加法器等等

https://www.eeworm.com/dl/663/473392.html

下载: 125

查看: 1074

搜索结果

按分类筛选

学术论文  纹理映射算法研究与FPGA实现

教程资料  基于FPGA 的单精度浮点数乘法器设计

可编程逻辑  基于FPGA 的单精度浮点数乘法器设计

VHDL/FPGA/Verilog 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法

数学计算  xilinx里的乘法器ip核程序

VHDL/FPGA/Verilog 用verilog设计的FIR滤波器。滤波器需要很快的处理速度

搜索结果

按分类筛选

学术论文 纹理映射算法研究与FPGA实现

教程资料 基于FPGA 的单精度浮点数乘法器设计

可编程逻辑 基于FPGA 的单精度浮点数乘法器设计

VHDL/FPGA/Verilog 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法

数学计算 xilinx里的乘法器ip核程序

VHDL/FPGA/Verilog 用verilog设计的FIR滤波器。滤波器需要很快的处理速度

学术论文纹理映射算法研究与FPGA实现

教程资料基于FPGA 的单精度浮点数乘法器设计

可编程逻辑基于FPGA 的单精度浮点数乘法器设计