搜索：Verilog HDL - 虫虫下载站

技术资料  MODELSIM

用verilog编程，赖实现门级电路，有各种丰富的库文件，可直接调用

https://www.eeworm.com/dl/974261.html

下载: 5

查看: 3905

MODELSIM

技术资料  蜂鸣器播放音乐

使用verilog 编写的通过蜂鸣器来播放音乐的代码，代码风格较好，简洁易懂

https://www.eeworm.com/dl/975499.html

下载: 5

查看: 7836

蜂鸣器放音

技术资料  SystemVerilog3.1a语言参考手册

本资料具体讲解了system verilog 的语法规则，并有大量的实例和代码

https://www.eeworm.com/dl/985752.html

下载: 6

查看: 4394

SystemVerilog 参考手册

技术资料  FPGA十分频源代码

能实现等占空比的十分频，开发环境为FPGA，语言为verilog

https://www.eeworm.com/dl/987147.html

下载: 8

查看: 166

FPGA 十分

技术资料  基于FPGA的浮点数加法程序

基于FPGA，用verilog编写的单精度浮点数加法程序，奉献给大家！

https://www.eeworm.com/dl/988442.html

下载: 4

查看: 274

FPGA 加法

技术资料  30秒计数器

基于Verilog设计的简单30秒计数器源程序，希望能帮到大伙。

https://www.eeworm.com/dl/998960.html

下载: 2

查看: 101

30秒计数器

教程资料  基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...

https://www.eeworm.com/dl/fpga/doc/32702.html

下载: 148

查看: 1092

FPGA 数字三相优化设计

可编程逻辑  基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...

https://www.eeworm.com/dl/kbcluoji/40355.html

下载: 95

查看: 1102

FPGA 数字三相优化设计

其他  本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合利用QuartusⅡ内部的仿 ...

https://www.eeworm.com/dl/534/395808.html

下载: 83

查看: 1385

FIR Stratix Altera MAC

用&nbsp;verilog&nbsp;HDL&nbsp;语言搭建一个以&nbsp;ARM&nbsp;Cortex-M0&nbsp;为处理器核的嵌入式SOC系统,系统包含以下几个部分：&nbsp; (1)ARM&nbsp;Cortex-M0核&nbsp; (2)AHB总线译码器&nbsp; (3)AHB总线从设备多路复用器&nbsp; (4)片上存储器外设&nbsp; (5)LED外设&nbsp; (6)七段数码管&nbsp; (7)定时器&nbsp; (8)UART& ...

https://www.eeworm.com/dl/521381.html

下载: 2

查看: 86

ARM 实验报告

搜索结果

按分类筛选