搜索:Verilog

找到约 4,703 项符合「Verilog」的查询结果

结果 4,703
按分类筛选
显示更多分类
https://www.eeworm.com/dl/991524.html 技术资料

FPGA例程之移位寄存器

本资源提供了一个基于FPGA实现的移位寄存器示例代码,采用阻塞赋值方式编写,非常适合初学者理解和掌握FPGA编程基础。通过学习这份详细的实例,您可以深入了解如何利用Verilog或VHDL语言设计数字逻辑电路,特别是对于需要构建数据处理流水线的应用场景非常有帮助。无论是作为教学材料还是项目开发参考 ...
下载 3
·
查看 27
https://www.eeworm.com/dl/991529.html 技术资料

FPGA例程之基本D触发器

本资源提供了一个基于FPGA实现的基本D触发器例程,非常适合初学者快速掌握数字电路设计的基础。通过这个完整的项目文件,您可以深入了解D触发器的工作原理及其在FPGA开发中的应用方式。无论您是正在学习硬件描述语言(如Verilog或VHDL)还是希望增强您的逻辑电路设计技能,这份免费下载的资料都将是一 ...
下载 2
·
查看 57
https://www.eeworm.com/dl/896607.html 技术资料

FPGA中CLB电路的设计研究.rar

可编程逻辑模块(CLB)是现场可编程门阵列(FPGA)中的核心可配置逻辑单元,FPGA的逻辑功能就是靠CLB单元的配置以及大规模的CLB单元级联来实现的。本文采用Verilog硬件描述语言来设计CLB的电路,用NC-VERILOG工具对HDL程序进行了仿真验证,并利用华微电子系统有限公司长期在开发可编程芯片项目时积累的元件 ...
下载 5
·
查看 2336
https://www.eeworm.com/dl/fpga/doc/32702.html 教程资料

基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的 ...
下载 148
·
查看 1092
https://www.eeworm.com/dl/kbcluoji/40355.html 可编程逻辑

基于FPGA的数字三相锁相环的优化设计

数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的 ...
下载 95
·
查看 1102
https://www.eeworm.com/dl/542/229463.html 其他书籍

目 录 第 一 节ispDesignEXPERT 简 介 第 二 节ispDesignEXPERT System 的 原 理 图 输 入 第 三 节设 计 的 编 译 与 仿 真 第 四 节A

目 录 第 一 节ispDesignEXPERT 简 介 第 二 节ispDesignEXPERT System 的 原 理 图 输 入 第 三 节设 计 的 编 译 与 仿 真 第 四 节ABEL 语 言 和 原 理 图 混 合 输 入 第 五 节ispDesignEXPERT System 中 VHDL 和Verilog 语 言 的 设 计 方 法 第 六 节 在 系 统 编 程 的 操 作 方 法 第 七 节Mod ...
下载 48
·
查看 1086
https://www.eeworm.com/dl/534/395808.html 其他

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给

本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利 ...
下载 83
·
查看 1385
https://www.eeworm.com/dl/521381.html 教程

ARM M0实验报告

用 verilog HDL 语言搭建一个以 ARM Cortex-M0 为处理器核的嵌入式SOC系统,系统包含以下几个部分:  (1)ARM Cortex-M0核  (2)AHB总线译码器  (3)AHB总线从设备多路复用器  (4)片上存储器外设  (5)LED外设  (6)七段数码管  (7) ...
下载 2
·
查看 86
https://www.eeworm.com/dl/845845.html 技术资料

数字电路基础 刘红云

本书是通信、电子信息等相关专业的基础课教材,全书共分7章,主要内容有:数字逻辑基础、组合逻辑电路、时序逻辑电路、脉冲信号的产生与变换电路、半导体存储器、数模与模数转换器、PLD和Verilog-HDL简介,各章配有例题、小结及习题。本书内容丰富、结构合理、实用性强,既可作为通信、电子信息等相关 ...
下载 9
·
查看 3554
https://www.eeworm.com/dl/856791.html 技术资料

基于CPLD的SGPIO总线实现及应用

分析了SGPIO总线的数据传输机制,用CPLD模拟SGPIO总线协议来实现并行数据的串行传输,并将其与串并数据转换集成芯片进行对比,说明了前者的应用优势,并且指出了其应用场合。采用Lattice Diamond IDE进行了Verilog HDL代码编写和综合,并用ModelSire进行时序仿真,最终下载到CPLD器件进行测试。结果证 ...
下载 5
·
查看 8615