搜索结果
找到约 55,897 项符合
Verilog实现 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (350)
- 学术论文 (137)
- 技术资料 (42)
- VIP专区 (36)
- 教程资料 (33)
- 其他嵌入式/单片机内容 (23)
- 其他 (19)
- 嵌入式/单片机编程 (18)
- 单片机开发 (16)
- 可编程逻辑 (15)
- 加密解密 (13)
- 通讯/手机编程 (11)
- 微处理器开发 (10)
- VHDL/Verilog/EDA源码 (10)
- 串口编程 (9)
- 源码 (8)
- 汇编语言 (6)
- 教程资料 (5)
- 其他书籍 (4)
- 编译器/解释器 (4)
- 并行计算 (4)
- 操作系统开发 (4)
- 系统设计方案 (4)
- 技术书籍 (3)
- 单片机编程 (3)
- 嵌入式综合 (3)
- 软件设计/软件工程 (3)
- 软件工程 (3)
- DSP编程 (3)
- 中间件编程 (3)
- 开发工具 (2)
- 数学计算 (2)
- Internet/网络编程 (2)
- 家庭/个人应用 (2)
- 其他文档 (1)
- 行业应用文档 (1)
- 资料/手册 (1)
- Mentor (1)
- 通信网络 (1)
- 无线通信 (1)
- 实用工具 (1)
- 测试测量 (1)
- EDA相关 (1)
- *行业应用 (1)
- 数据结构 (1)
- 通讯编程文档 (1)
- USB编程 (1)
- 电子书籍 (1)
- 压缩解压 (1)
- 数据库系统 (1)
- 书籍源码 (1)
- 其他行业 (1)
- VC书籍 (1)
- Linux/Unix编程 (1)
- 文章/文档 (1)
- 教程 (1)
- 应用设计 (1)
- 其他 (1)
通讯/手机编程 单级cic数字积分梳妆滤波器实现
单级cic数字积分梳妆滤波器实现，格式.v代码，verilog语言编程
其他行业 基于Verilog的八层电梯设计
基于Verilog的八层电梯设计，能够实现自动化的电梯控制。
VHDL/FPGA/Verilog 基于Verilog的八层电梯设计
基于Verilog的八层电梯设计，能够实现自动化的电梯控制。
VHDL/FPGA/Verilog 8位加法树乘法器,实现两个8位二进制数相乘
8位加法树乘法器,实现两个8位二进制数相乘，采用verilog hdl
VHDL/FPGA/Verilog 曼彻斯特编码实现
曼彻斯特编码实现，verilog HDL 做的，我也是从网上下的
系统设计方案 利用verilog语言
利用verilog语言，从上至下层次管理的设计思想；Verilog HDL的行为描述和结构描述,实现8位频率计，4个0检测修正电路的原理说明
其他 用LSFR实现计数功能
用LSFR实现计数功能，可以减少对寄存器和少一个加法器，涉及verilog的人来说
VHDL/FPGA/Verilog vga 控制器的verilog 源码
vga 控制器的verilog 源码 ，fpga上可实现图片的显示
其他 本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给
本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusⅡ的集成开发环境下编写HDL代码,进行综合 利用QuartusⅡ内部的仿 ...
VHDL/FPGA/Verilog 由verilog编写的乘法器
由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。