搜索结果
找到约 6,041 项符合
VHDL-CPLD 的查询结果
VHDL/FPGA/Verilog Using Hierarchy in VHDL Design vhdl语言初学者的天堂
Using Hierarchy in VHDL Design
vhdl语言初学者的天堂
其他书籍 FPGA Express VHDL Reference Manual
FPGA Express
VHDL Reference Manual
VHDL/FPGA/Verilog VHDL语言编写三分频
VHDL语言编写三分频,可以扩展实现任意奇数
VHDL/FPGA/Verilog vhdl源程序,可在quartus中编辑测试
vhdl源程序,可在quartus中编辑测试,仿真。
VHDL/FPGA/Verilog vhdl源程序
vhdl源程序,在quartus环境下测试,仿真。已经过测试。
VHDL/FPGA/Verilog vhdl源程序
vhdl源程序,在quartus环境下测试,仿真。已经过测试。
VHDL/FPGA/Verilog we will use the Spartan3 XC3S200 FPGA to design a specified counter using the language VHDL.
we will use the Spartan3 XC3S200 FPGA to design a specified counter using the language VHDL.
VHDL/FPGA/Verilog hdb3 using language VHDL
hdb3 using language VHDL
VHDL/FPGA/Verilog VHDL 关于2DFFT设计程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be
VHDL 关于2DFFT设计程序
u scinode1 &#8764 scinode9.vhd: Every SCI node RTL vhdl code. The details can be
seen in the following section.
u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus
network, and it support these sub-modules scinode1&#8764 scinode9 reset and clk
and glob ...
文章/文档 Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方
Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序
Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序
Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序