搜索结果
找到约 6,041 项符合
VHDL-CPLD 的查询结果
可编程逻辑 VHDL,Verilog,System verilog比较
 
本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers ...
可编程逻辑 FPGA/CPLD与USB技术的无损图像采集卡
介绍了外置式USB无损图像采集卡的设计和实现方案，它用于特殊场合的图像处理及其相关领域。针对图像传输的特点，结合FPCA/CPLD和USB技术，给出了硬件实现框图，同时给出了PPGA/CPLD内部时序控制图和USB程序流程图，结合框图和部分程序源代码，具体讲述了课题中遇到的难点和相应的解决方案。 ...
可编程逻辑 基于CPLD的QDPSK调制解调电路设计
为了在CDMA系统中更好地应用QDPSK数字调制方式，在分析四相相对移相（QDPSK)信号调制解调原理的基础上，设计了一种QDPSK调制解调电路，它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSⅡ软件平台上，进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中 ...
可编程逻辑 CPLD器件在两相混合式步进电动机驱动器中的应用
文章详细介绍了一种以Xilinx 公司生产的CPLD 器件XC9536 为核心来产生电机绕组参考电流, 进而实现具有绕组电流补偿功能的两相混合式步进电动机10 细分和50 细分运行方式的方法。实践证明, 该方法可以有效地提高两相混合式步进电动机系统的运行效果。 ...
可编程逻辑 ZBT SRAM控制器参考设计,xilinx提供VHDL代码
ZBT SRAM控制器参考设计,xilinx提供VHDL代码
Description:
  Contains the following files
    readme.txt appnote_zbtp.vhd appnote_zbtf.vhd appnote_zbt.ucf
Platform:
  All
Installation/Use:
  Use 'unzip' on the .zip file and 'gunzip' followed by & ...
可编程逻辑 USB接口控制器参考设计,xilinx提供VHDL代码 us
USB接口控制器参考设计,xilinx提供VHDL代码 usb xilinx vhdl
;  This program is free software; you can redistribute it and/or modify
;  it under the terms of the GNU General Public License as published by
;  the Free Software Foundation; either version 2 of the License, or
;  ...
可编程逻辑 ref sdr sdram vhdl代码
ref-sdr-sdram-vhdl代码
SDR SDRAM Controller v1.1 readme.txt
This readme file for the SDR SDRAM Controller includes information that was not
incorporated into the SDR SDRAM Controller White Paper v1.1.
The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture.
...
可编程逻辑 UART 4 UART参考设计，Xilinx提供VHDL代码
UART 4 UART参考设计，Xilinx提供VHDL代码 uart_vhdl
This zip file contains the following folders:
 \vhdl_source  -- Source VHDL files:
     uart.vhd  - top level file
     txmit.vhd - transmit portion of uart
 &nb ...
可编程逻辑 各种功能的计数器实例（VHDL源代码）
各种功能的计数器实例（VHDL源代码）:
可编程逻辑 各种功能的计数器实例（VHDL源代码）
各种功能的计数器实例（VHDL源代码）:ENTITY counters IS
 PORT
 (
  d  : IN  INTEGER RANGE 0 TO 255;
  clk  : IN BIT;
  clear : IN BIT;
  ld  : IN BIT;
  enable : IN BI ...