搜索结果
找到约 14,723 项符合
VHDL模块 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (124)
- 学术论文 (116)
- 教程资料 (17)
- VIP专区 (13)
- 嵌入式/单片机编程 (8)
- 单片机编程 (6)
- 可编程逻辑 (6)
- 其他 (6)
- 系统设计方案 (5)
- 开发工具 (4)
- 书籍源码 (4)
- 文章/文档 (4)
- 技术资料 (3)
- ALTERA FPGA开发软件 (2)
- 教程资料 (2)
- 单片机开发 (2)
- 其他书籍 (2)
- 电子书籍 (2)
- 精品软件 (2)
- 技术书籍 (1)
- 单片机相关 (1)
- 教材/考试/认证 (1)
- 技术教程 (1)
- 模拟电子 (1)
- 通信网络 (1)
- 嵌入式综合 (1)
- 实用工具 (1)
- 测试测量 (1)
- 接口技术 (1)
- 仿真技术 (1)
- EDA相关 (1)
- 串口编程 (1)
- 并行计算 (1)
- 压缩解压 (1)
- 通讯/手机编程 (1)
- matlab例程 (1)
- 软件工程 (1)
- Linux/Unix编程 (1)
- 电路图 (1)
- 论文 (1)
C/C++语言编程 8.2+LED控制VHDL程序与仿真
8.2+LED控制VHDL程序与仿真
C/C++语言编程 C语言模块化程序设计方法教程
C语言模块化程序设计方法教程
C/C++语言编程 51单片机控制TC35模块的程序
51单片机控制TC35模块的程序,就是这个,不好怎么说
C/C++语言编程 NAND FLASH 读写控制以及ECC的VHDL源程序
NAND FLASH 读写控制以及ECC的VHDL源程序
C/C++语言编程 ld2330语音模块程序
ld2330语音模块程序
C/C++语言编程 最新发布AD9850模块相关资料125M参考时钟
最新发布AD9850模块相关资料125M参考时钟
开发工具 如何仿真IP核(建立modelsim仿真库完整解析)
IP核生成文件:(Xilinx/Altera 同)
IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库的模块 ...
开发工具 multisim10.0仿真软件破解版下载
multisim10.0仿真软件破解版下载:【软件介绍】
Multisim本是加拿大图像交互技术公司(Interactive Image Technoligics简称IIT公司)推出的以Windows为基础的仿真工具,被美国NI公司收购后,更名为NI Multisim ,而V10.0是其(即NI,National Instruments)最新推出的Multisim最新版本。
目前美国NI公司的EWB的包含有电 ...
开发工具 EdsConfig 嵌入式以太网交换机模块配置软件
EdsConfig 嵌入式以太网交换机模块配置软件
软件介绍