搜索结果
找到约 14,723 项符合
VHDL模块 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (124)
- 学术论文 (116)
- 教程资料 (17)
- VIP专区 (13)
- 嵌入式/单片机编程 (8)
- 单片机编程 (6)
- 可编程逻辑 (6)
- 其他 (6)
- 系统设计方案 (5)
- 开发工具 (4)
- 书籍源码 (4)
- 文章/文档 (4)
- 技术资料 (3)
- ALTERA FPGA开发软件 (2)
- 教程资料 (2)
- 单片机开发 (2)
- 其他书籍 (2)
- 电子书籍 (2)
- 精品软件 (2)
- 技术书籍 (1)
- 单片机相关 (1)
- 教材/考试/认证 (1)
- 技术教程 (1)
- 模拟电子 (1)
- 通信网络 (1)
- 嵌入式综合 (1)
- 实用工具 (1)
- 测试测量 (1)
- 接口技术 (1)
- 仿真技术 (1)
- EDA相关 (1)
- 串口编程 (1)
- 并行计算 (1)
- 压缩解压 (1)
- 通讯/手机编程 (1)
- matlab例程 (1)
- 软件工程 (1)
- Linux/Unix编程 (1)
- 电路图 (1)
- 论文 (1)
VHDL/FPGA/Verilog VHDL语言编写的中断模块,是个一般性的设计,可以很容易修改到你自己的设计中去.
VHDL语言编写的中断模块,是个一般性的设计,可以很容易修改到你自己的设计中去.
串口编程 uart的vhdl实现代码 分模块设计和状态机设计 不错的
uart的vhdl实现代码
分模块设计和状态机设计
不错的，用它没错
VHDL/FPGA/Verilog 数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
数字均衡器是通讯信道抗码间干扰的重要环节,这是一个用vhdl写的代码以及用SYNPLIFY8.0综合的RTL电路图 它包含三个模块FILTER,ERR_DECISION,ADJUST 希望对大家有用.
VHDL/FPGA/Verilog 用VHDL语言写的时钟程序。采用模块化编程。可在EPM7128芯片上下载。编译环境可用Maxplus或Quartus。
用VHDL语言写的时钟程序。采用模块化编程。可在EPM7128芯片上下载。编译环境可用Maxplus或Quartus。
VHDL/FPGA/Verilog 四位全家器的VHDL语言模块
四位全家器的VHDL语言模块，已经在ISE8.1上经过测试通过
VHDL/FPGA/Verilog 该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.
该代码为配合7号信令模块MK50H27的cpld(xilinx 95144)的逻辑代码,其中包括了VHDL及原理图.
VHDL/FPGA/Verilog 一个很好的VHDL实现的功能模块程序,希望你可以用的上!
一个很好的VHDL实现的功能模块程序,希望你可以用的上!
VHDL/FPGA/Verilog 利用VHDL语言编写的一个crc功能模块
利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能
VHDL/FPGA/Verilog 用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。
用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。
VHDL/FPGA/Verilog 这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流
这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流