搜索结果
找到约 14,723 项符合
VHDL模块 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (124)
- 学术论文 (116)
- 教程资料 (17)
- VIP专区 (13)
- 嵌入式/单片机编程 (8)
- 单片机编程 (6)
- 可编程逻辑 (6)
- 其他 (6)
- 系统设计方案 (5)
- 开发工具 (4)
- 书籍源码 (4)
- 文章/文档 (4)
- 技术资料 (3)
- ALTERA FPGA开发软件 (2)
- 教程资料 (2)
- 单片机开发 (2)
- 其他书籍 (2)
- 电子书籍 (2)
- 精品软件 (2)
- 技术书籍 (1)
- 单片机相关 (1)
- 教材/考试/认证 (1)
- 技术教程 (1)
- 模拟电子 (1)
- 通信网络 (1)
- 嵌入式综合 (1)
- 实用工具 (1)
- 测试测量 (1)
- 接口技术 (1)
- 仿真技术 (1)
- EDA相关 (1)
- 串口编程 (1)
- 并行计算 (1)
- 压缩解压 (1)
- 通讯/手机编程 (1)
- matlab例程 (1)
- 软件工程 (1)
- Linux/Unix编程 (1)
- 电路图 (1)
- 论文 (1)
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...
文章/文档 vhdl设计的简易数字钟
vhdl设计的简易数字钟，里面有报告的模板，设计思想，设计图，模块代码，简单易懂。
VHDL/FPGA/Verilog 用VHDL硬件描述语言
用VHDL硬件描述语言，采用一种软件硬化的设计思路设计了控制器。将控制器划分成八个模块
VHDL/FPGA/Verilog VHDL的数字钟
VHDL的数字钟，内含各个模块的源程序，可直接运行
matlab例程 分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点
分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点，
然后结合FSK 信号的产生原理，给出了如何利用DSP Builder 模块库建立FSK 信号发生器模
型，以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法，并在modelsim
中对FSK 信号发生器进行RTL 级仿真，最后介绍了在FPGA 芯片中实现FSK 信号发生器的设 ...
VHDL/FPGA/Verilog 出租车计价器的计路程模块的源代码
出租车计价器的计路程模块的源代码，
vhdl语言开发。
VHDL/FPGA/Verilog 此程序为脉宽测量电路vhdl代码
此程序为脉宽测量电路vhdl代码，能够对输入的脉冲信号用10HZ时钟进行计数，输出计数结果。主模块调用显示、计数、控制三个模块实现主体功能
VHDL/FPGA/Verilog 用VHDL硬件描述语言完成秒表的设计
用VHDL硬件描述语言完成秒表的设计，分6个模块
VHDL/FPGA/Verilog 关于lcd的vhdl程序代码
关于lcd的vhdl程序代码，分三个模块，经过验证无误
VHDL/FPGA/Verilog 关于vhdl对硬件接口8237的编程
关于vhdl对硬件接口8237的编程，可以在进行fpga/cpld设计是作为模块用到