搜索结果

找到约 1,507 项符合 VGA时序 的查询结果

VHDL/FPGA/Verilog 基于Verilog的完整SDRAM控制器时序代码

基于Verilog的完整SDRAM控制器时序代码
https://www.eeworm.com/dl/663/392925.html
下载: 161
查看: 1044

其他书籍 针对微小物体的无损检测,研制了一套采用X射线敏感CCD的微型X射线数字成像系统,测试了系统的性能。 根据选定的E2V公司X射线敏感CCD,采用两片CPLD产生系统所需的各种时序,对CCD进行驱动,设

针对微小物体的无损检测,研制了一套采用X射线敏感CCD的微型X射线数字成像系统,测试了系统的性能。 根据选定的E2V公司X射线敏感CCD,采用两片CPLD产生系统所需的各种时序,对CCD进行驱动,设计并制作了 CCD驱动电路、模数转化电路、数据采集与通讯电路、图像获取及处理软件等 ...
https://www.eeworm.com/dl/542/401229.html
下载: 174
查看: 1064

VHDL/FPGA/Verilog 此乃VGA驱动的详细源码

此乃VGA驱动的详细源码,并配有PLL。使用Quartus II 开发。
https://www.eeworm.com/dl/663/401354.html
下载: 114
查看: 1043

单片机开发 用于eeprom串行处理芯片的I2c总线的读写程序列表。注意时序的处理

用于eeprom串行处理芯片的I2c总线的读写程序列表。注意时序的处理
https://www.eeworm.com/dl/648/402663.html
下载: 162
查看: 1063

嵌入式/单片机编程 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点 ...
https://www.eeworm.com/dl/647/403763.html
下载: 77
查看: 1082

软件设计/软件工程 基于sopc的vga ip核设计参考文档

基于sopc的vga ip核设计参考文档
https://www.eeworm.com/dl/684/405048.html
下载: 182
查看: 1041

软件设计/软件工程 基于FPGA的VGA图像控制器的设计与实现

基于FPGA的VGA图像控制器的设计与实现
https://www.eeworm.com/dl/684/405070.html
下载: 134
查看: 1053

软件设计/软件工程 基于FPGA的VGA图形控制器的实现方法

基于FPGA的VGA图形控制器的实现方法
https://www.eeworm.com/dl/684/405074.html
下载: 198
查看: 1082

软件设计/软件工程 基于 SOPC 的 VGA IP 核设计

基于 SOPC 的 VGA IP 核设计
https://www.eeworm.com/dl/684/405078.html
下载: 160
查看: 1023

VHDL/FPGA/Verilog VGA 显示 彩条显示 VHDL FPGA

VGA 显示 彩条显示 VHDL FPGA
https://www.eeworm.com/dl/663/405257.html
下载: 86
查看: 1157