搜索结果

riscv课程设计报告，用 Verilog HDL 语言实现一个五级流水线的 RISC-V 的指令子集，并在仿真软件上加载要求的测试程序和数据，仿真结果正确。只设计 CPU 流水线，不要求设计 Cache 控制器（即不考虑 cache 相联关系）。 CPU中需要的I-Cache，D-Cache用两个有 ...

用 verilog HDL 语言搭建一个以 ARM Cortex-M0 为处理器核的嵌入式SOC系统,系统包含以下几个部分：  (1)ARM Cortex-M0核  (2)AHB总线译码器  (3)AHB总线从设备多路复用器  (4)片上存储器外设  (5)LED外设  (6)七段数码管  (7)定时器  (8)UART& ...

The Verilog Hardware Description Language (HDL) is defined in this standard. Verilog HDL is a formal notation intended for use in all phases of the creation of electronic systems. Because it is both machine readable and human readable,it supports the development,verification, synthesis,and testing o ...

附件为Verilog HDL 工程/模块 详细设计报告文档模板，注意文档仅为框架，没有具体事例。

Xilinx公司 FPGA开发实用教程 -800页第1章 FPGA开发简介 更多.. 本章主要介绍FPGA的起源、发展历史、芯片结构、工作原理、开发流程以及Xilinx公司的主要可编程芯片，为读 者提供FPGA系统设计的基础知识。 第1节 可编程逻辑器件基础 第3节 基于FPGA的开发流程 第2节 FPGA芯片结构 第4节 Xilinx公司器件简介 第2章 Verilog HD ...

FPGA那些事儿--TimeQuest静态时序分析REV7.0，FPGA开发必备技术资料--262页。前言这是笔者用两年构思准备一年之久的笔记，其实这也是笔者的另一种挑战。写《工具篇I》不像写《Verilog HDL 那些事儿》系列的笔记一样，只要针对原理和HDL 内容作出解释即可，虽然《Verilog HDL 那些事儿》夹杂着许多笔者对Verilog 的独特见解 ...

《Xilinx FPGA开发实用教程》系统讲述了Xilinx FPGA的开发知识,包括FPGA开发简介、Verilog HDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope的使用、基于FPGA的数字信号处理技术、基于System Generator的DSP系统开发技术、基于FPGA的可编程嵌入式 ...

笔者详细的谈论许多在整合里会出现的微妙思路，如：如何把计数器/定时器整合在某个步骤里，从何提升模块解读性和扩展性。此外，在整合篇还有一个重要的讨论，那就是 for，while 和 do ... while 等循环。这些都是一些顺序语言的佼佼者，可是在 Verilog HDL 语言里它们就黯然失色。整合篇所讨论的内容不单是循环而已，整合篇 ...

数字滤波器的MATLAB与FPGA实现——Altera/Verilog版》以Altera公司的FPGA器件为开发平台，采用MATLAB及Verilog HDL语言为开发工具，详细阐述数字滤波器的FPGA实现原理、结构、方法以及仿真测试过程，并通过大量工程实例分析FPGA实现过程中的具体技术细节。主要包括FIR滤波器、IIR滤波器、多速率滤波器、自适应滤波器、变 ...

黑金—Verilog HDL教程    -黑金—NIOSII视频教程    -黑金—FPGA-驱动篇    -夏宇闻—VerilogHDL视频教程.rar    144M特权—深入浅出玩转FPGA视频（35讲）.rar    1.7G