搜索：USBblaster - altera

VHDL/FPGA/Verilog 其中“music_rom”使用FPGA厂商提供的工具生成的

其中“music_rom”使用FPGA厂商提供的工具生成的，如Altera的Quartus II 及其宏功能生成的这些文件。另外，我们还希望实现以下功能： * 播放音乐时，在ROM的结尾处暂停所以我们将原来的程序的最后一行从

https://www.eeworm.com/dl/663/316267.html

下载: 87

查看: 1073

VHDL/FPGA/Verilog 使用Quartus II设计FPGA的应用设计实例 &#61548 “Example-b3-1uart_regssrc”目录下为设计源文件 &#61548 “Example-b3-1uart_

使用Quartus II设计FPGA的应用设计实例 &#61548 “\Example-b3-1\uart_regs\src”目录下为设计源文件 &#61548 “\Example-b3-1\uart_regs\core”目录下为Altera的IP宏功能模块 &#61548 “\Example-b3-1\uart_regs\sim\funcsim”目录下为功能仿真文件 &#61548 “\Example-b3-1\uart_regs\sim\parsim”目录下为时序仿真文 ...

https://www.eeworm.com/dl/663/321784.html

下载: 132

查看: 1110

其他  骏龙提供的最新quartus8.0的license

骏龙提供的最新quartus8.0的license，包括Quartus II 8.0，NIOS II 8.0（在Quartus II的license里面），DSP Builde 8.0，ModelSim-Altera 6.1g (Quartus II 8.0)，新Quartus II的license支持远程桌面访问的功能。

https://www.eeworm.com/dl/534/322625.html

下载: 163

查看: 1077

通讯编程文档  描述了一个用于微波传输设备的16QAM接收机解调芯片的FPGA实现,芯片集成了定时恢复、载波恢复和自适应盲判决反馈均衡器(DFE),采用恒模算法(CMA)作为均衡算法。芯片支持高达25M波特的符号速率

描述了一个用于微波传输设备的16QAM接收机解调芯片的FPGA实现,芯片集成了定时恢复、载波恢复和自适应盲判决反馈均衡器(DFE),采用恒模算法(CMA)作为均衡算法。芯片支持高达25M波特的符号速率,在一片EP1C12Q240C8(ALTERA)上实现,即将用于量产的微波传输设备中。 ...

https://www.eeworm.com/dl/646/332254.html

下载: 190

查看: 1188

VHDL/FPGA/Verilog 有关UART的源程序

有关UART的源程序，基于Altera 的。很好用的，希望对大家有帮助

https://www.eeworm.com/dl/663/332856.html

下载: 169

查看: 1016

VHDL/FPGA/Verilog FPGA逻辑设计

FPGA逻辑设计，vhdl/verilog altera/xilinx 介绍

https://www.eeworm.com/dl/663/339793.html

下载: 123

查看: 1020

VHDL/FPGA/Verilog FPGA开发入门的Verilog HDL程序---流水灯,真实可用

FPGA开发入门的Verilog HDL程序---流水灯,真实可用，验证通过，工程环境为Altera Quartus

https://www.eeworm.com/dl/663/340369.html

下载: 74

查看: 1044

VHDL/FPGA/Verilog FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用

FPGA开发入门的Verilog HDL程序2---梁祝音乐播放,真实可用，验证通过，工程环境为Altera Quartus II

https://www.eeworm.com/dl/663/340370.html

下载: 56

查看: 1166

VHDL/FPGA/Verilog Verilog 编写的网卡DM9000A的IP核

Verilog 编写的网卡DM9000A的IP核，altera公司寄的DE2系统中的源程序核

https://www.eeworm.com/dl/663/343402.html

下载: 140

查看: 1043

VHDL/FPGA/Verilog Verilog 编写的ISP1362的控制器IP核

Verilog 编写的ISP1362的控制器IP核，altera公司DE2系统中的源程序

https://www.eeworm.com/dl/663/343407.html

下载: 45

查看: 1090

搜索结果

按分类筛选