搜索结果
找到约 213 项符合
TOP 的查询结果
按分类筛选
- 全部分类
- 技术资料 (22)
- Linux/Unix编程 (17)
- 其他 (14)
- VHDL/FPGA/Verilog (12)
- 学术论文 (11)
- 其他书籍 (10)
- 可编程逻辑 (7)
- 单片机开发 (6)
- 软件设计/软件工程 (6)
- 书籍 (6)
- PCB相关 (5)
- 电源技术 (4)
- 微处理器开发 (4)
- 嵌入式/单片机编程 (4)
- 技术书籍 (3)
- 数值算法/人工智能 (3)
- Java编程 (3)
- 电子书籍 (3)
- FlashMX/Flex源码 (3)
- SQL Server (3)
- 源码 (3)
- 开关电源 (2)
- 教程资料 (2)
- C/C++语言编程 (2)
- 开发工具 (2)
- 数据结构 (2)
- 操作系统开发 (2)
- 软件工程 (2)
- 数据库系统 (2)
- 系统设计方案 (2)
- matlab例程 (2)
- 通讯编程文档 (2)
- 家庭/个人应用 (2)
- 电子书籍 (2)
- 其他 (2)
- 其他文档 (1)
- 模拟电子 (1)
- 单片机编程 (1)
- 通信网络 (1)
- 嵌入式综合 (1)
- 仿真技术 (1)
- Internet/网络编程 (1)
- 数学计算 (1)
- TAPI编程 (1)
- 手机WAP编程 (1)
- 网络 (1)
- GPS编程 (1)
- 百货/超市行业 (1)
- 编译器/解释器 (1)
- 压缩解压 (1)
- 中间件编程 (1)
- SCSI/ASPI (1)
- VC书籍 (1)
- 加密解密 (1)
- Symbian (1)
- 其他行业 (1)
- 其他嵌入式/单片机内容 (1)
- 汇编语言 (1)
- DSP编程 (1)
- Delphi控件源码 (1)
- Jsp/Servlet (1)
- JavaScript (1)
- J2ME (1)
- 通讯/手机编程 (1)
- 文章/文档 (1)
- CA认证 (1)
- *行业应用 (1)
- 源码/资料 (1)
- 多媒体处理 (1)
- 经验 (1)
- VIP专区 (1)
J2ME Joey is j2me client server application for for mobile platform. Build on top j2mepolish
Joey is j2me client server application for for mobile platform. Build on top j2mepolish
微处理器开发 3D Statistical shape analysis by SHPARM method: code and paper. From the top group at UNC.
3D Statistical shape analysis by SHPARM method: code and paper. From the top group at UNC.
通讯/手机编程 iic总线控制器VHDL实现 -- VHDL Source Files: i2c.vhd -- top level file i2c_control.vhd -- control
iic总线控制器VHDL实现
-- VHDL Source Files:
i2c.vhd -- top level file
i2c_control.vhd -- control function for the I2C master/slave
shift.vhd -- shift register
uc_interface.vhd -- uC interface function for an 8-bit 68000-like uC
upcnt4.vhd -- 4-bit up counter
i2c_timesim.vhd -- po ...
VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift ...
VHDL/FPGA/Verilog Top module name : SHIFTER (File name : SHIFTER.v) 2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGH
Top module name : SHIFTER (File name : SHIFTER.v)
2. Input pins: SHIFT [3:0], IN [15:0], SIGN, RIGHT.
3. Output pins: OUT [15:0].
4. Input signals generated from test pattern are latched in one cycle and are
synchronized at clock rising edge.
5. The SHIFT signal describes the shift number. The shift ...
文章/文档 The DSKs or eZdspTM LF2407 and the DMC1500 make up a table top motor development system which allow
The DSKs or eZdspTM LF2407 and the DMC1500 make up a table top motor
development system which allows engineers and software developers to evaluate
certain characteristics of the TMS320F240, TMS320F243, and TMS320LF2407 DSPs
to determine if the processor meets the designers application requirements. ...
软件设计/软件工程 英文 网络课件 Computer Networking: A Top Down Approach Featuring the Internet, 3rd edition. Jim Kurose,
英文 网络课件 Computer Networking: A Top Down Approach Featuring the Internet, 3rd edition. Jim Kurose, Keith Ross Addison-Wesley, July 2004.
其他 A Top-Down Verilog-A Design on the digital phase-lockedmloop
A Top-Down Verilog-A Design on the digital phase-lockedmloop
VHDL/FPGA/Verilog FPGA程序的top.v文件
FPGA程序的top.v文件，主要实现DDS信号发生器功能，通过定时器，可简单实现输出幅值无极跳变
VHDL/FPGA/Verilog 本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v)
本程序包含：EEPROM的功能模型(eeprom.v)、读/写EEPROM的verilog HDL 行为模块（eeprom_wr.v）、信号产生模块（signal.v）和顶层模块(top.v) ，这样可以有一个完整的EEPROM的控制模块和测试文件，本文件通过测试。