搜索结果
找到约 220 项符合
Shift 的查询结果
按分类筛选
- 全部分类
- 技术资料 (68)
- 其他 (20)
- VHDL/FPGA/Verilog (16)
- matlab例程 (13)
- 单片机开发 (9)
- 学术论文 (7)
- 文章/文档 (6)
- 通讯/手机编程 (5)
- 其他书籍 (5)
- 微处理器开发 (4)
- 资料/手册 (3)
- 可编程逻辑 (3)
- 数学计算 (3)
- 通讯编程文档 (3)
- 软件设计/软件工程 (3)
- 书籍 (2)
- 单片机编程 (2)
- DSP编程 (2)
- 数值算法/人工智能 (2)
- 开发工具 (2)
- 电子书籍 (2)
- 教程资料 (2)
- 技术管理 (2)
- 汇编语言 (2)
- 人工智能/神经网络 (2)
- VC书籍 (2)
- 经验 (1)
- 应用设计 (1)
- VHDL/Verilog/EDA源码 (1)
- 无线通信 (1)
- 接口技术 (1)
- 加密解密 (1)
- 数据库系统 (1)
- 其他文档 (1)
- 实用工具 (1)
- 嵌入式综合 (1)
- 模拟电子 (1)
- 教程资料 (1)
- 驱动编程 (1)
- Linux/Unix编程 (1)
- Internet/网络编程 (1)
- 教育系统应用 (1)
- 编译器/解释器 (1)
- 磁盘编程 (1)
- Java编程 (1)
- 多国语言处理 (1)
- 嵌入式/单片机编程 (1)
- Delphi/CppBuilder (1)
- Delphi控件源码 (1)
- 其他行业 (1)
- 系统设计方案 (1)
- 其他嵌入式/单片机内容 (1)
- MySQL数据库 (1)
- 邮电通讯系统 (1)
- 行业发展研究 (1)
- VIP专区 (1)
技术资料 SN74LS597.pdf
英文描述： 8-Bit Shift Registers(8位移位寄存器(带输入锁存))
中文描述： 8位移位寄存器（8位移位寄存器（带输入锁存））
技术资料 SN74LS595.pdf
英文描述： 8-Bit Shift Registers(8位移位寄存器(带输出锁存))
中文描述： 8位移位寄存器（8位移位寄存器（带输出锁存））
教程资料 XAPP806 -决定DDR反馈时钟的最佳DCM相移
This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microproces ...
可编程逻辑 XAPP806 -决定DDR反馈时钟的最佳DCM相移
This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microproces ...
技术管理 韩国Yunjin Lee的博士论文
韩国Yunjin Lee的博士论文，包含了她读博期间的主要研究成果，包括Mesh Scissoring: Contour-Based Segmentation，Mesh Parameterization Using Virtual Boundaries，Geometric Snakes for 3D Meshes，Mean Shift for 3D Meshes
技术资料 Altium Designer 中如何添加或修改原理图中相同元件的pcb封装
Altium Designer 中如何添加或修改原理图中相同元件的pcb封装（1）  将要改的封装名记下来或者复制好。（2）  按住shift键 鼠标左键单击所有需要修改的相同元件，确保所有需要修改的元件都被选中，检查一下。（3）  再次按住shift键，鼠标左键双击任一被选中的元件（如果步骤2中没有松开shift键直接双击即可 ...
其他 - Convert file (plain text) or clipboard content among the following encodings: big5, gbk, hz, sh
- Convert file (plain text) or clipboard content among the following
encodings: big5, gbk, hz, shift-jis, jis, euc-jp, unicode big-endian,
unicode little-endian, and utf-8.
- Batch files conversion
- Preview file content and converted result before actual conversion.
编译器/解释器 Complete support for EBNF notation; Object-oriented parser design; C++ output; Deterministic bottom-
Complete support for EBNF notation; Object-oriented parser design; C++ output; Deterministic bottom-up "shift-reduce" parsing; SLR(1), LALR(1) and LR(1) table construction methods; Automatic parse tree creation; Possibility to output parse tree in XML format; Verbose conflict diagnostics; Generation ...
VHDL/FPGA/Verilog -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k
-- Booth Multiplier
-- This file contains all the entity-architectures for a complete
-- k-bit x k-bit Booth multiplier.
-- the design makes use of the new shift operators available in the VHDL-93 std
-- this design passes the Synplify synthesis check
-- download from: www.fpga.com.cn & www.pld.com. ...