搜索结果
找到约 150 项符合
RTL 的查询结果
按分类筛选
- 全部分类
- 学术论文 (32)
- VHDL/FPGA/Verilog (28)
- 技术资料 (11)
- 其他书籍 (9)
- 教程资料 (7)
- 可编程逻辑 (7)
- 其他 (6)
- 其他嵌入式/单片机内容 (4)
- 微处理器开发 (4)
- 嵌入式/单片机编程 (4)
- 系统设计方案 (3)
- Delphi/CppBuilder (2)
- 嵌入式Linux (2)
- 书籍源码 (2)
- 单片机开发 (2)
- 精品软件 (2)
- VHDL/Verilog/EDA源码 (1)
- ALTERA FPGA开发软件 (1)
- 集成开发环境 (1)
- 技术教程 (1)
- allegro (1)
- 模拟电子 (1)
- 电源技术 (1)
- USB编程 (1)
- uCOS (1)
- Linux/Unix编程 (1)
- 网络 (1)
- Delphi控件源码 (1)
- 技术管理 (1)
- 操作系统开发 (1)
- matlab例程 (1)
- GPS编程 (1)
- 驱动编程 (1)
- 通讯/手机编程 (1)
- 其他行业 (1)
- 软件设计/软件工程 (1)
- 编辑器/阅读器 (1)
- 汇编语言 (1)
- 设计相关 (1)
- 源码 (1)
- VIP专区 (1)
可编程逻辑 XAPP953-二维列序滤波器的实现
 
This application note describes the implementation of a two-dimensional Rank Order filter. Thereference design includes the RTL VHDL implementation of an efficient sorting algorithm. Thedesign is parameterizable for input/output precision, color standards, filter kernel size,maximum horiz ...
可编程逻辑 Verilog Coding Style for Efficient Digital Design
 
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All the ...
可编程逻辑 DC逻辑综合
芯片综合的过程：芯片的规格说明，芯片设计的划分，预布局，RTL 逻辑单元的综合，各逻辑单元的集成，测试，布局规划，布局布线，最终验证等步骤。设计流程与思想概述：一个设计从市场需求到实际应用需要运用工程的概念和方法加以实现，这需要工程人员遵循一定的规则按一定的设计步骤进行操作。
...
可编程逻辑 基于FPGA 的方向滤波器指纹图像增强算法实现
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高 ...
书籍源码 SystemC片上系统设计的源代码： 书籍介绍： SystemC是被实践证明的优秀的系统设计描述语言
SystemC片上系统设计的源代码：
书籍介绍：
SystemC是被实践证明的优秀的系统设计描述语言，它能够完成从系统到门级、从软件到硬件、从设计到验证的全部描述。SystemC 2.01已作为一个稳定的版本提交到IEEE，申请国际标准。
本书为配合清华大学电子工程系SystemC相关课程的教学而编写。全书分9章，内容包括：硬件描述语言的 ...
Linux/Unix编程 fsmlabs的real time linux的内核
fsmlabs的real time linux的内核，版本rtl-3.2-pre
嵌入式Linux linux下的SPI总线驱动程序
linux下的SPI总线驱动程序，CPU是RTL的86系列，以legerity的SLIC chip为驱动对象。供大家参考。
VHDL/FPGA/Verilog Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols.
Hard-decision decoding scheme
Codeword length (n) : 31 symbols.
Message length (k) : 19 symbols.
Error correction capability (t) : 6 symbols
One symbol represents 5 bit.
Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1
Generator polynomial, g(x) = a^15 a^21*X + a^6*X^2 + a^15*X^3 + a^ ...
微处理器开发 44b0X开发板 CPU:S3C44B0X FLASH:HY29LV160BT 2M SDRAM:HY57V641620 8M 2 COM USB1.1 PDIUSBD12 NET RTL
44b0X开发板
CPU:S3C44B0X
FLASH:HY29LV160BT 2M
SDRAM:HY57V641620 8M
2 COM
USB1.1 PDIUSBD12
NET RTL8019AS
JTAG 14PIN
LCD 接口
4 KEY
其他嵌入式/单片机内容 verilog编写
verilog编写，rtl风格，流水线设计，实现图像rgb格式到yuv格式的转换。