搜索结果
找到约 17,394 项符合
RS译码器 的查询结果
按分类筛选
VHDL/FPGA/Verilog Quartus下的RS（5
Quartus下的RS（5，3）编码器的源程序，用Verilog语言编写。
系统设计方案 提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中
提出了欧氏算法和IDFT相结合的RS码流式解码方案,并在FPGA芯片上予以实现。计算机仿真和实测表明,该方案在GF(28)的符号速率可达50MHz以上,最大延时为640ns,满足了高速宽带无线接入网中抗干扰编译码的需求。
系统设计方案 RS－485串行总线接口标准以差分平衡方式传输信号
RS－485串行总线接口标准以差分平衡方式传输信号，具有很强的抗共模干扰的能力，允许一对双绞线上一个发送器驱动多个负载设备。工业现场控制系统中一般都采用该总线标准进行数据传输，而且一般采用RS－485串行总线接口标准的系统都使用8044芯片作为通信控制器或各分机的CPU。8044芯片内部集成了SDLC，HDLC等通信协议，并且 ...
单片机开发 1. 一秒定时的实现。 设定定时器每100us中断一次
1. 一秒定时的实现。
设定定时器每100us中断一次，在中断服务程序中，对中断次数进行计数，计数10000次就是1秒。
2.分、秒的显示
用四个数码管配合373芯片的锁存功能就可以完整地显示分、秒信息。373芯片的片选则需要138芯片的译码和04芯片的取反。
3. 调时的实现
利用单片机的外部中断和三个按键，我们可以方便的实现调时 ...
VHDL/FPGA/Verilog (2,1,9)卷积编解码器
(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过
通讯编程文档 VFD-A 內部的參數資料可使用內部 RS-485 串聯通訊介面
VFD-A 內部的參數資料可使用內部 RS-485 串聯通訊介面，設定及修改並可控制交流電機驅動
器運轉及監測交流電機驅動器的運轉狀態，可提高自動化的能力。
单片机开发 本设计为基于MSP430单片机的两线制一体化智能温度变送器模块
本设计为基于MSP430单片机的两线制一体化智能温度变送器模块，它支持工业上常用的热电阻与热电偶传感器，同时它还能够通过简易的RS-232口进行参数设定。系统主要由电源模块、AD采样模块、MCU模块、通讯模块及就地指示模块等部分组成。软件上采用了限幅平均滤波、数字校准、迭代等方法，与硬件配合，获得了比较高的检测精度 ...
文件格式 RS-232、RS-422与RS-485都是串行数据接口标准
RS-232、RS-422与RS-485都是串行数据接口标准，最初都是由电子工业协会（EIA）制
订并发布的，RS-232在1962年发布，命名为EIA-232-E，作为工业标准，以保证不同厂家产品
之间的兼容。RS-422由RS-232发展而来，它是为弥补RS-232之不足而提出的。为改进RS-232
通信距离短、速率低的缺点，RS-422定义了一种平衡通信接口，将传 ...
GPS编程 通常GPS定位信息接收系统主要由GPS接收天线、变频器、信号通道、微处理器、存储器以及电源等部分组成。由于GPS定位信息内容较少
通常GPS定位信息接收系统主要由GPS接收天线、变频器、信号通道、微处理器、存储器以及电源等部分组成。由于GPS定位信息内容较少，因此多用RS-232串口将定位信息（NEMA0183语句）从GPS接收机传送到计算机中进行信息提取处理。
无线通信 差分跳频系统编码器与频率转移函数的匹配设计
将编码的差分跳频系统等效为串行级联码，充分利用频率转移函数所产生的网格关联信息，
采用软输入软输 算法，进行类Turbo串行迭代译码，能有效改善系统的误比特性能． 此，如何实现差
分跳频系统串行级联结构的外编码器和频率转移函数(( 函数)的匹配设计是值得深入研究的问题．基
于互信息的外信息转移图(ExIT)能有效预测迭 ...