搜索结果
找到约 17,394 项符合
RS译码器 的查询结果
按分类筛选
压缩解压 赫夫曼编译码器： 用哈夫曼编码进行通信可以大大提高信道利用率
赫夫曼编译码器：
用哈夫曼编码进行通信可以大大提高信道利用率，缩短信息传输时间，降低传输成本。但是，这要求在发送端通过一个编码系统对待传数据预先编码，在接收端将传来的数据进行译码（复原）。对于双工信道（即可以双向传输信息的信道），每端都需要一个完整的编/译码系统。试为这样的信息收发站写一个哈夫曼码的编 ...
其他 赫夫曼编/译码器设计 初始化 编码 译码
赫夫曼编/译码器设计
初始化 编码 译码
VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...
其他书籍 各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体
各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC) ...
通讯/手机编程 RS译码的Euclid算法及其FPGA实现
RS译码的Euclid算法及其FPGA实现
数据结构 实现最优二叉树的构造；在此基础上完成哈夫曼编码器与译码器。 假设报文中只会出现如下表所示的字符： 字符 A B C D E F G H I J K L M N 频度 186 64 13 22
实现最优二叉树的构造；在此基础上完成哈夫曼编码器与译码器。 假设报文中只会出现如下表所示的字符：
字符 A B C D E F G H I J K L M N
频度 186 64 13 22 32 103 21 15 47 57 1 5 32 20 57
字符 O P Q R S T U V W X Y Z ， ．
频度 63 15 1 48 51 80 23 8 18 1 16 1 6 2
要求完成的系统应具备如下的功能：
1 ...
数据结构 哈夫曼编/译码器 问题描述：给定电文进行哈夫曼编码
哈夫曼编/译码器
问题描述：给定电文进行哈夫曼编码，给定编码进行哈夫曼译码。要求电文存储在文件1中，编码后的结果存储在文件2中，给定编码存储在文件3中，译码后的结果存储在文件4中。
数据结构 哈夫曼编_译码器,编码器的实现元代码,数据结构和算法的课程设计,很不错的!
哈夫曼编_译码器,编码器的实现元代码,数据结构和算法的课程设计,很不错的!
VHDL/FPGA/Verilog max-plus2 编写的3-8译码器
max-plus2 编写的3-8译码器
VHDL/FPGA/Verilog VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用
VHDL编写的汉明纠错码译码器,数字传输中汉明纠错码的译码所用