搜索结果

找到约 3,129 项符合 NC-Verilog 的查询结果

数学计算 一个非常简单的cpu设计的原代码,是用verilog编写的

一个非常简单的cpu设计的原代码,是用verilog编写的
https://www.eeworm.com/dl/641/160660.html
下载: 50
查看: 1107

VHDL/FPGA/Verilog verilog设计进阶

verilog设计进阶,提供大量的设计事例供参考学习
https://www.eeworm.com/dl/663/160864.html
下载: 91
查看: 1030

VHDL/FPGA/Verilog 用verilog编写的pci——rtl级。

用verilog编写的pci——rtl级。
https://www.eeworm.com/dl/663/160869.html
下载: 35
查看: 1077

VHDL/FPGA/Verilog 1024点8位FFT的Verilog语言实现

1024点8位FFT的Verilog语言实现
https://www.eeworm.com/dl/663/162088.html
下载: 172
查看: 1097

其他嵌入式/单片机内容 完整的I2C slave model以及spec詳附在內,適合想利用verilog開發此類傳輸的人參考

完整的I2C slave model以及spec詳附在內,適合想利用verilog開發此類傳輸的人參考
https://www.eeworm.com/dl/687/162343.html
下载: 55
查看: 1342

压缩解压 完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路
https://www.eeworm.com/dl/617/162344.html
下载: 91
查看: 1098

VHDL/FPGA/Verilog 是关于dct的Verilog HDL源代码和测试程序

是关于dct的Verilog HDL源代码和测试程序
https://www.eeworm.com/dl/663/162693.html
下载: 143
查看: 1066

DSP编程 MODELSIM 环境下的Verilog 源代码

MODELSIM 环境下的Verilog 源代码,实现全加器功能
https://www.eeworm.com/dl/516/162704.html
下载: 27
查看: 1053

VHDL/FPGA/Verilog 一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。

一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。
https://www.eeworm.com/dl/663/162834.html
下载: 175
查看: 1270

VHDL/FPGA/Verilog 使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.

使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.
https://www.eeworm.com/dl/663/163110.html
下载: 186
查看: 1105