搜索结果
找到约 10,921 项符合
N分频 的查询结果
按分类筛选
系统设计方案 数字逻辑课程设计报告
数字逻辑课程设计报告，包括分频，分流等内容
单片机开发 注意：只有C代码。串行驱动led显示
注意：只有C代码。串行驱动led显示，一个74hc595位移寄存器驱动三极管驱动led位，两个74hc595驱动led段，方式位5位x8段x2=10个数码管5分频，每次扫描时间位1.25ms
汇编语言 电子琴的汇编语言实现
电子琴的汇编语言实现，利用TPC-H实验箱上的8253实现二级分频，同时配合以8255A，与门和DAC0832，通过扬声器放音，实现两个八度音高（包括半音）的电子琴。在软硬件相互配合下，电子琴具有弹奏和播放已存乐曲的功能，音长可控，播放速度可选，拥有美观的图形界面模拟真实琴键，且琴键随弹奏有起伏变化。利用微机内部的8253 ...
VHDL/FPGA/Verilog EP2C CYCONLY 系列的FPGA时钟测试程序
EP2C CYCONLY 系列的FPGA时钟测试程序，是由内部时钟分频后，点亮数码显示灯来证明的。绝对好用的程序。编写的执行效率很高
VHDL/FPGA/Verilog 万能频率器
万能频率器，可以修改其中的参数，可是实现任意的分频！很方便！
其他 这是一个段式lcd显示
这是一个段式lcd显示，利用OKI单片机的外部时钟直接分频，得到0.5秒的时钟，进而利用段式lcd显示时钟。
VHDL/FPGA/Verilog 文件名：ADC0809.vhd功能：基于VHDL语言
文件名：ADC0809.vhd功能：基于VHDL语言，实现对ADC0809简单控制说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。
系统设计方案 数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数
数字频率计的设计可以分为测量计数和显示。其测量的基本原理是计算一定时间内待测信号的脉冲个数，这就要求由分频器产生标准闸门时间信号，计数器记录脉冲个数，由控制器对闸门信号进行选择，并对计数器使能断进行同步控制。控制器根据闸门信号确定最佳量程。 ...