搜索：Modelsim FPGA - 虫虫下载站

可编程逻辑  XAPP098 - Spartan FPGA低成本、高效率串行配置

This application note shows how to achieve low-cost, efficient serial configuration for Spartan FPGA designs. The approachrecommended here takes advantage of unused resources in a design, thereby reducing the cost, part count, memory size,and board space associated with the serial configuration ci ...

https://www.eeworm.com/dl/kbcluoji/40059.html

下载: 72

查看: 1136

可编程逻辑  WP151 - Xilinx FPGA的System ACE配置解决方案

Design techniques for electronic systems areconstantly changing. In industries at the heart of thedigital revolution, this change is especially acute.Functional integration, dramatic increases incomplexity, new standards and protocols, costconstraints, and increased time-to-market pressureshave bo ...

https://www.eeworm.com/dl/kbcluoji/40068.html

下载: 42

查看: 1087

System Xilinx FPGA 151

可编程逻辑  HDLC协议RS485总线控制器的FPGA实现

介绍了HDLC协议RS485总线控制器的FPGA实现

https://www.eeworm.com/dl/kbcluoji/40073.html

下载: 132

查看: 1230

HDLC FPGA 485 RS

可编程逻辑  ETL-002 Altera Cyclone III系列FPGA开发板简介

ETL-002 FPGA开发板是以Altera公司的最新系列Cyclone III中的3C10为主芯片，并提供了极为丰富的芯片外围接口资源以及下载线，数据线以及资料光盘等。除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。 ...

https://www.eeworm.com/dl/kbcluoji/40192.html

下载: 144

查看: 1096

Cyclone Altera FPGA ETL

可编程逻辑  基于FPGA的恒温晶振频率校准系统的设计

为满足三维大地电磁勘探技术对多个采集站的同步需求，基于FPGA设计了一种晶振频率校准系统。系统可以调节各采集站的恒温压控晶体振荡器同步于GPS，从而使晶振能够输出高准确度和稳定度的同步信号。系统中使用FPGA设计了高分辨率的时间间隔测量单元，达到0.121 ns的测量分辨率，能对晶振分频信号与GPS秒脉冲信号的时间间隔进 ...

https://www.eeworm.com/dl/kbcluoji/40235.html

下载: 114

查看: 1089

FPGA 恒温晶振频率校准

可编程逻辑  基于FPGA的相关干涉仪算法的研究与实现

提出一种利用FPGA实现相关干涉仪测向算法的方法，给出了测向系统的结构和组成框图，并详细介绍了FPGA内部模块的划分及设计流程，最后结合实际设计出一种实现方案，并讨论了该方案在宽带测向中较原有实现方式的优势。为了使算法更适于FPGA实现，提出了一种新的相位样本选取方法，并仿真验证了该方法与传统方法的等效性。 ...

https://www.eeworm.com/dl/kbcluoji/40254.html

下载: 34

查看: 1059

FPGA 干涉仪法的研究

可编程逻辑  基于FPGA的栈空间管理器的研究和设计

提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构，使堆栈空间最小化。采用VHDL硬件语言，在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成，主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。 ...

https://www.eeworm.com/dl/kbcluoji/40257.html

下载: 44

查看: 1095

FPGA 栈空间管理器

可编程逻辑  在FPGA中基于信元的FIFO设计方法实战方法

　　设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候，都会使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其针对性变差，某些情况下会变得不方便或者将增加硬件成本。此时，需要进行自行FIFO设计。本文提供了一种基于信元的FIFO设计方法以供设计者在适当的时候选用。这种方法也适合于不定长包的处理。 ...

https://www.eeworm.com/dl/kbcluoji/40300.html

下载: 194

查看: 1096

FPGA FIFO 信元设计方法

可编程逻辑  基于FPGA 的单精度浮点数乘法器设计

设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证. ...

https://www.eeworm.com/dl/kbcluoji/40361.html

下载: 146

查看: 1104

FPGA 精度浮点数乘法器设计

可编程逻辑  基于FPGA的多通道HDLC通信系统设计与实现

为了满足某测控平台的设计要求，设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心，包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明，系统通讯速度为1 Mb/s，并且工作稳定，目前该设计已经成功应用于某样机中。 ...

https://www.eeworm.com/dl/kbcluoji/40366.html

下载: 51

查看: 1094

FPGA HDLC 多通道通信

搜索结果

按分类筛选