搜索结果

找到约 448 项符合 Modelsim 的查询结果

其他 I2C总线Verilog源代码描述

I2C总线Verilog源代码描述,ModelSim仿真
https://www.eeworm.com/dl/534/383289.html
下载: 88
查看: 1019

VHDL/FPGA/Verilog 本算法基于leon2协处理器接口标准

本算法基于leon2协处理器接口标准,内含testbench,在modelsim中仿真通过,在ise9.2中综合及后仿真通过。
https://www.eeworm.com/dl/663/383870.html
下载: 172
查看: 1036

串口编程 好用的UART通信源码

好用的UART通信源码,使用Verilog 编写 在QUARTUS下完成,并用ModelSim仿真通过
https://www.eeworm.com/dl/624/386605.html
下载: 152
查看: 1110

VHDL/FPGA/Verilog Verilog hdl语言 常用乘法器设计

Verilog hdl语言 常用乘法器设计,可使用modelsim进行仿真
https://www.eeworm.com/dl/663/386852.html
下载: 83
查看: 1047

VHDL/FPGA/Verilog Verilog hdl语言 常用加法器设计

Verilog hdl语言 常用加法器设计,可使用modelsim进行仿真
https://www.eeworm.com/dl/663/386853.html
下载: 106
查看: 1093

VHDL/FPGA/Verilog Verilog hdl语言 伽罗华域GF(q)乘法器设计

Verilog hdl语言 伽罗华域GF(q)乘法器设计,可使用modelsim进行仿真
https://www.eeworm.com/dl/663/386854.html
下载: 76
查看: 1098

VHDL/FPGA/Verilog Verilog hdl语言的常用除法器设计

Verilog hdl语言的常用除法器设计,可使用modelsim进行仿真
https://www.eeworm.com/dl/663/386855.html
下载: 110
查看: 1099

VHDL/FPGA/Verilog This a FREE tool chain which compiles C codes into 8051 binary code, converts the binary to RTL ROM,

This a FREE tool chain which compiles C codes into 8051 binary code, converts the binary to RTL ROM, and simulate in Modelsim. SDCC is the compiler. Example compilation: cd compile sdcc --iram-size 0x80 --xram-size 0x800 t8051.c REM sdcc --iram-size 0x80 t8051.c packihx t8051.ihx > t8051.hex ...
https://www.eeworm.com/dl/663/389049.html
下载: 54
查看: 1044

VHDL/FPGA/Verilog 有源代码

有源代码,modelsim仿真通过,并有介绍文档。
https://www.eeworm.com/dl/663/398136.html
下载: 49
查看: 1054

其他 几个简单的verilog代码

几个简单的verilog代码,推荐用modelsim工具学习
https://www.eeworm.com/dl/534/409141.html
下载: 115
查看: 1078