搜索结果
找到约 448 项符合
Modelsim 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (165)
- 学术论文 (88)
- 教程资料 (23)
- 可编程逻辑 (19)
- 技术资料 (16)
- 其他书籍 (15)
- 其他 (12)
- 软件设计/软件工程 (8)
- 开发工具 (6)
- 仿真技术 (6)
- 电子书籍 (6)
- EDA相关 (4)
- 嵌入式综合 (4)
- 系统设计方案 (4)
- 精品软件 (4)
- VHDL/Verilog/EDA源码 (3)
- ALTERA FPGA开发软件 (3)
- 技术教程 (3)
- 模拟电子 (3)
- 通讯编程文档 (3)
- 微处理器开发 (3)
- matlab例程 (3)
- 源码 (3)
- 应用设计 (3)
- XILINX FPGA开发软件 (2)
- 单片机编程 (2)
- 嵌入式/单片机编程 (2)
- 通讯/手机编程 (2)
- 书籍源码 (2)
- VIP专区 (2)
- 其他文档 (1)
- 教材/考试/认证 (1)
- 技术书籍 (1)
- 教程资料 (1)
- PCB相关 (1)
- 通信网络 (1)
- 实用工具 (1)
- 视频教程 (1)
- uCOS (1)
- 其他嵌入式/单片机内容 (1)
- 其他数据库 (1)
- DSP编程 (1)
- 单片机开发 (1)
- 3G开发 (1)
- 文件格式 (1)
- SCSI/ASPI (1)
- 串口编程 (1)
- GPS编程 (1)
- FlashMX/Flex源码 (1)
- 文章/文档 (1)
- 软件工程 (1)
- 软件测试 (1)
- 资料/手册 (1)
- 设计相关 (1)
- 书籍 (1)
- 教程 (1)
- 笔记 (1)
- 手册 (1)
- Modelsim (1)
VHDL/FPGA/Verilog 同步FIFO功能
同步FIFO功能，verilog语言描述，通过了modelsim 6.0 仿真，Quartue综合
VHDL/FPGA/Verilog 一种新的FIFO实现方法,verilog描述
一种新的FIFO实现方法,verilog描述，通过modelsim 6.0 仿真，Quartue综合
VHDL/FPGA/Verilog Circular_Buffer
Circular_Buffer，流水线型多位缓存器，verilog语言描述。通过modelsim 6。0仿真，quartus 综合通过。
VHDL/FPGA/Verilog full adder设计代码
full adder设计代码，verilog 语言描述，通过modelsim 仿真，quartus综合
系统设计方案 本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
其他书籍 目 录 第 一 节ispDesignEXPERT 简 介 第 二 节ispDesignEXPERT System 的 原 理 图 输 入 第 三 节设 计 的 编 译 与 仿 真 第 四 节A
目 录
第 一 节ispDesignEXPERT 简 介
第 二 节ispDesignEXPERT System 的 原 理 图 输 入
第 三 节设 计 的 编 译 与 仿 真
第 四 节ABEL 语 言 和 原 理 图 混 合 输 入
第 五 节ispDesignEXPERT System 中 VHDL 和Verilog 语 言 的 设 计 方 法
第 六 节 在 系 统 编 程 的 操 作 方 法
第 七 节ModelSim 的 使 用 方 法 ...
VHDL/FPGA/Verilog 如题
如题，ModelSim se 6.2的破解方法说明，pdf版本，很好用。
VHDL/FPGA/Verilog DSP Builder设计初步,介绍Matlab/DSP Builder及其设计流程
DSP Builder设计初步,介绍Matlab/DSP Builder及其设计流程，正弦信号发生器完整的设计过程，以及使用Matlab、quartusII\modelsim详细的仿真过程。
VHDL/FPGA/Verilog 本程序对如何使用altera系列芯片片上ram进行实例演示
本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。
系统设计方案 本系统使用VHDL语言进行设计
本系统使用VHDL语言进行设计，采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合，然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。