搜索结果
找到约 448 项符合
Modelsim 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (165)
- 学术论文 (88)
- 教程资料 (23)
- 可编程逻辑 (19)
- 技术资料 (16)
- 其他书籍 (15)
- 其他 (12)
- 软件设计/软件工程 (8)
- 开发工具 (6)
- 仿真技术 (6)
- 电子书籍 (6)
- EDA相关 (4)
- 嵌入式综合 (4)
- 系统设计方案 (4)
- 精品软件 (4)
- VHDL/Verilog/EDA源码 (3)
- ALTERA FPGA开发软件 (3)
- 技术教程 (3)
- 模拟电子 (3)
- 通讯编程文档 (3)
- 微处理器开发 (3)
- matlab例程 (3)
- 源码 (3)
- 应用设计 (3)
- XILINX FPGA开发软件 (2)
- 单片机编程 (2)
- 嵌入式/单片机编程 (2)
- 通讯/手机编程 (2)
- 书籍源码 (2)
- VIP专区 (2)
- 其他文档 (1)
- 教材/考试/认证 (1)
- 技术书籍 (1)
- 教程资料 (1)
- PCB相关 (1)
- 通信网络 (1)
- 实用工具 (1)
- 视频教程 (1)
- uCOS (1)
- 其他嵌入式/单片机内容 (1)
- 其他数据库 (1)
- DSP编程 (1)
- 单片机开发 (1)
- 3G开发 (1)
- 文件格式 (1)
- SCSI/ASPI (1)
- 串口编程 (1)
- GPS编程 (1)
- FlashMX/Flex源码 (1)
- 文章/文档 (1)
- 软件工程 (1)
- 软件测试 (1)
- 资料/手册 (1)
- 设计相关 (1)
- 书籍 (1)
- 教程 (1)
- 笔记 (1)
- 手册 (1)
- Modelsim (1)
可编程逻辑 基于FPGA实现扩频码的捕获
通过对伪码捕获原理进行分析以及对各种捕获方法进行比较,确定一种性能好、易实现的串并混合搜索捕获方案。并给出了一个在实际系统中成功应用的捕获电路,用Modelsim对伪码捕获电路部分模块的性能进行了仿真。
可编程逻辑 基于FPGA 的方向滤波器指纹图像增强算法实现
设计了一种基于FPGA纯硬件方式实现方向滤波的指纹图像增强算法。设计采用寄存器传输级（RTL）硬件描述语言（Verilog HDL），利用时分复用和流水线处理等技术，完成了方向滤波指纹图像增强算法在FPGA上的实现。整个系统通过了Modelsim的仿真验证并在Terasic公司的DE2平台上完成了硬件测试。设计共消耗了3716个逻辑单元，最高 ...
可编程逻辑 基于Verilog HDL设计的多功能数字钟
本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。
关键词：Verilog HDL；硬件描述语言；FPGA
Abstract: In this ...
视频教程 MODELSIM仿真视频教程（计数器）
FPGA
仿真技术 如何仿真IP核(建立modelsim仿真库完整解析)
IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块 ...
仿真技术 Altera Modelsim学习笔记
我近期计划陆续整理出以下几个方面的学习笔记：初学 ModelSimSE 时被迷糊了几天的若干概念；在 ModelSimSE 中添加 ALTERA 仿真库的详细步骤；用 ModelSimSE 进行功能仿真和时序仿真的方法（ALTERA 篇）；ModelSimSE 中常用到的几个命令及 DO文件的学习笔记；近来学到的几招 TestBench 的技巧
...
VHDL/FPGA/Verilog 增强型8051的VHDL源代码
增强型8051的VHDL源代码，两个周期执行一条指令，仿真工具为Modelsim，开发板为Altera的EP1C20开发板
VHDL/FPGA/Verilog 这是一个Verilog HDL编写的RISC cpu的程序
这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。
VHDL/FPGA/Verilog 用verilog编写的网卡芯片rtl级。前仿后仿都通过了
用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看