搜索结果

找到约 1,505 项符合 ModelSim-altera 的查询结果

VHDL/FPGA/Verilog altera i2c slave ip核verilog 编写

altera i2c slave ip核verilog 编写
https://www.eeworm.com/dl/663/301574.html
下载: 111
查看: 1260

嵌入式/单片机编程 This an exercise in using finite state machines.基于ALTERA的DE2开发 平台

This an exercise in using finite state machines.基于ALTERA的DE2开发 平台,设计一个有限状态机FSM(finite state machines).
https://www.eeworm.com/dl/647/302780.html
下载: 143
查看: 1038

微处理器开发 Simulation with Modelsim Simulation with Modelsim.rar

Simulation with Modelsim Simulation with Modelsim.rar
https://www.eeworm.com/dl/655/306473.html
下载: 188
查看: 1024

软件设计/软件工程 modelsim + debussy脚本

modelsim + debussy脚本
https://www.eeworm.com/dl/684/306750.html
下载: 165
查看: 1025

微处理器开发 modelsim+dc开发的4级流水线结构的MIPS CPU

modelsim+dc开发的4级流水线结构的MIPS CPU,完成基本的逻辑运算和跳转。测试程序为希尔排序,结果正确。
https://www.eeworm.com/dl/655/306761.html
下载: 108
查看: 1063

其他 Altera usb blaster 资料

Altera usb blaster 资料
https://www.eeworm.com/dl/534/307868.html
下载: 143
查看: 1030

VHDL/FPGA/Verilog 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单 ...
https://www.eeworm.com/dl/663/308242.html
下载: 44
查看: 1105

VHDL/FPGA/Verilog altera公司max2系列开发板原理图

altera公司max2系列开发板原理图,希望大家喜欢。
https://www.eeworm.com/dl/663/308298.html
下载: 144
查看: 1049

VHDL/FPGA/Verilog Altera公司调试CPLD/FPGA用的USBblaster的制作文档

Altera公司调试CPLD/FPGA用的USBblaster的制作文档,很详细的,已经实践过,绝对没有问题
https://www.eeworm.com/dl/663/308376.html
下载: 81
查看: 1087

其他书籍 现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一 个重要方向。讨论和仿真实现了基于FPGA的数字化DPSK调制解调系统。用Altera公司的FP

现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一 个重要方向。讨论和仿真实现了基于FPGA的数字化DPSK调制解调系统。用Altera公司的FPGA开发平台Quartus II 3.0实现了一 个对基带信号的DPSK调制解调系统模型的仿真。 ...
https://www.eeworm.com/dl/542/308478.html
下载: 157
查看: 1254