搜索结果
找到约 489 项符合
Max-Min 的查询结果
其他 此代码是ＬＤＰＣ码进行BP算法的重要参考代码
此代码是ＬＤＰＣ码进行BP算法的重要参考代码，价值很高！并且可以进行BP的改进算法min-sum BP算法的改进工作！参考的价值不错！！信道的源码！
行业发展研究 The task of clustering Web sessions is to group Web sessions based on similarity and consists of max
The task of clustering Web sessions is to group Web sessions based on similarity and consists of maximizing the intra-
group similarity while minimizing the inter-group similarity．
The first and foremost question needed to be considered in clustering
W b sessions is how to measure the similarity be ...
其他 在LP2900工作平台上
在LP2900工作平台上，利用MAX+plusII开发软件，设计各个模块编程实现基本模型计算机，其中最主要的是CPU的设计。
独立完成运算器的设计，并下载仿真
VHDL/FPGA/Verilog 使用vriloge硬件描述语言设计数字频率计
使用vriloge硬件描述语言设计数字频率计，其对于高频测量精确，可测范围0—99999999HZ，在MAX+PLUSII中运行通过并在实验箱上运行通过达到要求
数据结构 用prim算法实验最小生成树 本程序中用到函数adjg( )
用prim算法实验最小生成树
本程序中用到函数adjg( )，此函数作用是通过接受输入的点数和边数，建立无向图。函数prg( )用于计算并输出无向图的邻接矩阵。函数prim( )则用PRIM算法来寻找无向图的最小生成树
定义了两个数组lowcost[max],closest[max]，若顶点k加入U中，则令lowcost[k]=0。
定义二维数组g[ ][ ]来建立无向图的 ...
数据库系统 1.把"Web"文件夹内的文件拷贝到某个文件夹 2.在IIS中新建站点
1.把"Web"文件夹内的文件拷贝到某个文件夹
2.在IIS中新建站点，指向该文件夹,如果新建虚拟路径,会导致一些图片的不正常显示.
3."Database"文件夹内有数据库文件hyb2bTest_Data.MDF，在Sql Server企业管理器中选择"附加数据库"
4.需要修改根目录web.config文件
<add key="DBServer" value="."/>,改成当前数据库地址
<add key ...
VHDL/FPGA/Verilog // -*- Mode: Verilog -*- // Filename : wb_master.v // Description : Wishbone Master Behavorial //
// -*- Mode: Verilog -*-
// Filename : wb_master.v
// Description : Wishbone Master Behavorial
// Author : Winefred Washington
// Created On : 2002 12 24
// Last Modified By: .
// Last Modified On: .
// Update Count : 0
// Status : Unknown, Use with caution!
// Description Specification
// General ...
文章/文档 The Inter IC bus or I2C bus is a simple bidirectional two wire bus designed primarily for general co
The Inter IC bus or I2C bus is a simple bidirectional two wire bus designed primarily for general control
and data transfer communication between ICs.
Some of the features of the I2C bus are:
&#8226 Two signal lines, a serial data line (SDA) and a serial clock line (SCL), and ground are required. A
...
通讯/手机编程 引入PEG（Progressive-edge-growth）算法来构造适合线性时间编码的LDPC校验矩阵
引入PEG（Progressive-edge-growth）算法来构造适合线性时间编码的LDPC校验矩阵，译码时采用简化最小和Min-Sum译码算法实现简化译码．仿真结果表明，该方法能够构造适合LDPC码的线性时间编码的下三角校验矩阵日，并且用此方法构造的LDPC码性能非常接近原来PEG算法构造的LDPC码．同时通过采用最小和Min-Sum算法降低译码复杂 ...
VHDL/FPGA/Verilog 采用Altera公司的FPGA芯片
采用Altera公司的FPGA芯片，在MAX+plus II软件平台上实现多路HDLC电路