搜索结果
找到约 908 项符合
Max-Int 的查询结果
软件设计/软件工程 请编写一个函数jsValue(int m,int k,int xx[])
请编写一个函数jsValue(int m,int k,int xx[])，该函数的功能是：将大于整数m且紧靠m的k个素数存入数组xx传回。
最后调用函数writeDat()读取10组数据，分别得出结果且把结果输出到文件out.dat中。
部分源程序存在文件prog1.c中。
例如：若输入17 5 则应输出：19，23，29，31，37。 ...
其他 MAX+Plus2高级使用介绍和案例VHDL程序
MAX+Plus2高级使用介绍和案例VHDL程序
VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设 计数字逻辑电路的过程和方法。并设计了密
简述了V HDL 语言的功能及其特点,并以
8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设
计数字逻辑电路的过程和方法。并设计了密码锁
嵌入式/单片机编程 个人设计的基于VHDL的数字电子日历 在MAX+PLUSH软件平台上编译、仿真
个人设计的基于VHDL的数字电子日历
在MAX+PLUSH软件平台上编译、仿真，最后将目标文件下载到CPLD中，经在实验装置上连线验证成功
VHDL/FPGA/Verilog 在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
VHDL/FPGA/Verilog 在MAX+PLUS II环境下用VHDL编写的加法器
在MAX+PLUS II环境下用VHDL编写的加法器
VHDL/FPGA/Verilog 摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS
摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX +
PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求. ...
VHDL/FPGA/Verilog AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）
AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）
uCOS 数据类型"socklen_t"和int应该具有相同的长度.否则就会破坏 BSD套接字层的填充.POSIX开始的时候用的是size_t, Linus Torvalds(他希望有更多的人,但显然不是很多)
数据类型"socklen_t"和int应该具有相同的长度.否则就会破坏 BSD套接字层的填充.POSIX开始的时候用的是size_t, Linus Torvalds(他希望有更多的人,但显然不是很多) 努力向他们解释使用size_t是完全错误的,因为在64位结构中 size_t和int的长度是不一样的,而这个参数(也就是accept函数的第三参数)的长度必须和int一致,因为这是B ...
编译器/解释器 、该个词法分析器要求至少能够识别以下几类单词： a． 关键字：else if int return void while共6个
、该个词法分析器要求至少能够识别以下几类单词：
a． 关键字：else if int return void while共6个，所有的关键字都是保留字，并且必须是小写；
b． 标识符：识别与C语言词法规定相一致的标识符，通过下列正则表达式定义：ID = letter (letter | digit)*；
c． 常数：NUM=(+ | - |ε)digit digit*(.digit digit* |ε)(e(+ ...