搜索结果
找到约 1,827 项符合
J-K触发器 的查询结果
VHDL/FPGA/Verilog 用VERILOG语言实现了J-K触发器,可综合可仿真通过
用VERILOG语言实现了J-K触发器,可综合可仿真通过
数据结构 (1)输入E条弧<j,k>,建立AOE-网的存储结构 (2)从源点v出发,令ve[0]=0,按拓扑排序求其余各项顶点的最早发生时间ve[i](1<=i<=n-1).如果得到的拓
(1)输入E条弧<j,k>,建立AOE-网的存储结构 (2)从源点v出发,令ve[0]=0,按拓扑排序求其余各项顶点的最早发生时间ve[i](1<=i<=n-1).如果得到的拓朴有序序列中顶点个数小于网中顶点数n,则说明网中存在环,不能求关键路径,算法终止 否则执行步骤(3)(3)从汇点v出发,令vl[n-1]=ve[n-1],按逆拓朴排序求其余各顶点的最迟发生时间vl[i]( ...
嵌入式Linux oid led8_test(void) { int i, j, k iic_init() for( ) { for(j=0 j<10 j++) {
oid led8_test(void)
{
int i, j, k
iic_init()
for( )
{
for(j=0 j<10 j++)
{
for(i=0 i<8 i++)
{
k = 9-(i+j)％10
iic_write(0x70, 0x10+i, f_szDigital[k])
}
delay(1000)
}
}
}
数据结构 实现最优二叉树的构造；在此基础上完成哈夫曼编码器与译码器。 假设报文中只会出现如下表所示的字符： 字符 A B C D E F G H I J K L M N 频度 186 64 13 22
实现最优二叉树的构造；在此基础上完成哈夫曼编码器与译码器。 假设报文中只会出现如下表所示的字符：
字符 A B C D E F G H I J K L M N
频度 186 64 13 22 32 103 21 15 47 57 1 5 32 20 57
字符 O P Q R S T U V W X Y Z ， ．
频度 63 15 1 48 51 80 23 8 18 1 16 1 6 2
要求完成的系统应具备如下的功能：
1 ...
微处理器开发 替代加密: A B C D E F G H I J K L M N O P Q R S T U V W 密文 Y Z D M R N H X J L I O Q U W A C B E G
替代加密:
A B C D E F G H I J K L M N O P Q R S T U V W 密文
Y Z D M R N H X J L I O Q U W A C B E G F K P 明文
X Y Z
T S V
I HAVE A DREAM！#
密文？？
用ARM编程实现替代加密。
行业发展研究 Q. Zhou, J.K. Aggarwal. Tracking and Classifying Moving Objects from Video. 这篇文章另辟蹊径
Q. Zhou, J.K. Aggarwal. Tracking and Classifying Moving Objects from Video. 这篇文章另辟蹊径，利用“紧凑度值的变化、运动方向的变化”，区分人、人群、机动车。达到良好的分类效果。是运动目标分类领域的好文章。
书籍 J.K. Rowling Harry Potter Prequel
J.K. Rowling - HP 0 - Harry Potter Prequel.pdf
其他书籍 7400 2输入端四与非门 7401 集电极开路2输入端四与非门 7402 2输入端四或非门 7403 集电极开路2输入端四与非门 7404 六反相器 7405 集电极开路六反相器
7400 2输入端四与非门
7401 集电极开路2输入端四与非门
7402 2输入端四或非门
7403 集电极开路2输入端四与非门
7404 六反相器
7405 集电极开路六反相器
7406 集电极开路六反相高压驱动器
7407 集电极开路六正相高压驱动器
7408 2输入端四与门
7409 集电极开路2输入端四与门
7410 3输入端3与非门
74107 带清除主 ...
技术资料 cd4000系列45系列芯片器件手合集册
常用4000系列标准数字电路的中文名称资料&nbsp; &nbsp;型号&nbsp; &nbsp;器件名称&nbsp; &nbsp; &nbsp; &nbsp; 厂牌&nbsp; &nbsp;备注&nbsp;CD4000 双3输入端或非门+单非门 TI&nbsp; &nbsp;CD4001 四2输入端或非门 HIT/NSC/TI/GOL&nbsp;CD4002 双4输入端或非门 NSC&nbsp;CD4006 18位串入/串出移位寄存器 NSC&nbsp;CD4007 双 ...
资料/手册 74LS73.pdf
英文描述： Dual Negative-Edge-Triggered Master-Slave J-K Flip-Flops with Clear and Complementary Outputs
中文描述： 双下降沿触发主从JK触发器明确和互补输出