搜索结果
找到约 4,874 项符合
IP 是什么? 的查询结果
按分类筛选
- 全部分类
- 技术资料 (1582)
- Internet/网络编程 (348)
- VHDL/FPGA/Verilog (214)
- 其他 (187)
- 学术论文 (183)
- 单片机开发 (172)
- 其他书籍 (160)
- Java编程 (113)
- 网络 (111)
- 嵌入式/单片机编程 (105)
- Linux/Unix编程 (104)
- 通讯编程文档 (70)
- Delphi控件源码 (69)
- 单片机编程 (66)
- VIP专区 (65)
- 电子书籍 (55)
- uCOS (53)
- 软件设计/软件工程 (53)
- 其他嵌入式/单片机内容 (53)
- 微处理器开发 (49)
- 通讯/手机编程 (42)
- 可编程逻辑 (41)
- 文章/文档 (40)
- 教程资料 (37)
- 系统设计方案 (36)
- 通信网络 (33)
- 嵌入式Linux (32)
- 书籍源码 (29)
- VC书籍 (27)
- 书籍 (26)
- DSP编程 (25)
- 嵌入式综合 (23)
- 技术书籍 (20)
- 文件格式 (20)
- 驱动编程 (19)
- 汇编语言 (18)
- 技术管理 (16)
- 源码 (15)
- 软件工程 (15)
- Java书籍 (15)
- 操作系统开发 (14)
- 邮电通讯系统 (14)
- 加密解密 (13)
- 数据库系统 (13)
- 游戏 (13)
- 其他行业 (13)
- 手册 (12)
- Modem编程 (12)
- Applet (12)
- Windows CE (12)
- Jsp/Servlet (12)
- 网络及电脑 (11)
- 电子书籍 (11)
- 软件 (10)
- 串口编程 (10)
- 编译器/解释器 (10)
- *行业应用 (10)
- SQL Server (10)
- 电源技术 (9)
- 其他数据库 (9)
- 无线通信 (8)
- 模拟电子 (8)
- USB编程 (8)
- 认证考试资料 (8)
- 精品软件 (8)
- C/C++语言编程 (7)
- 技术教程 (7)
- 数学计算 (7)
- 人工智能/神经网络 (7)
- 行业发展研究 (7)
- 教育系统应用 (6)
- 语音压缩 (6)
- FlashMX/Flex源码 (6)
- VxWorks (6)
- matlab例程 (6)
- Symbian (6)
- Windows Mobile (6)
- 中间件编程 (6)
- 教程 (5)
- 其他 (5)
- VHDL/Verilog/EDA源码 (5)
- 数值算法/人工智能 (5)
- 电子元器件应用 (5)
- 压缩解压 (5)
- J2ME (5)
- 应用设计 (4)
- PCB相关 (4)
- 行业应用文档 (4)
- 设计相关 (4)
- 编辑器/阅读器 (4)
- 磁盘编程 (4)
- 企业管理 (4)
- 易语言编程 (4)
- JavaScript (4)
- 笔记 (3)
- 多媒体处理 (3)
- 测试测量 (3)
- 工控技术 (3)
- 教程资料 (3)
- SCSI/ASPI (3)
技术书籍 TCP-IP技术大全-71.6M-PDF.zip
专辑类-网络及电脑相关专辑-114册-4.31G TCP-IP技术大全-71.6M-PDF.zip
技术书籍 TCP-IP详解.CISCO详解-273M.zip
专辑类-网络及电脑相关专辑-114册-4.31G TCP-IP详解.CISCO详解-273M.zip
资料/手册 免费的TCP/IP协议栈uIP规范文本
本文是免费的TCP/IP协议栈uIP的规范文本,英文版。
单片机编程 基于EDA技术的单片机IP核设计
本文介绍了利用EDA技术设计出与MCS-51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片的IP核,并经过验证获得了满意的效果。
单片机编程 基于EDA技术的单片机IP核设计
本文介绍了利用EDA技术设计出与MCS-51系列微处理器指令集完全兼容的8位嵌入式微处理器芯片的IP核,并经过验证获得了满意的效果。
教程资料 ISE新建工程及使用IP核步骤详解
ISE新建工程及使用IP核步骤详解
通信网络 基于NS2仿真的IP网络性能分析
采用网络模拟仿真方法,选用NS2仿真软件模拟IP网络运行。编程实现四种典型的网络拓扑结构:总线型、星型、环型、网型,选取网络传输中的数据包延时、延时抖动、丢包率以及吞吐量等关键性能指标为实验采集对象。通过大量的仿真实验数据分析不同拓扑类型对IP网络性能产生的不同影响。
...
开发工具 如何仿真IP核(建立modelsim仿真库完整解析)
IP核生成文件:(Xilinx/Altera 同)
IP核生成器生成 ip 后有两个文件对我们比较有用,假设生成了一个 asyn_fifo 的核,则asyn_fifo.veo 给出了例化该核方式(或者在 Edit-》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式)。asyn_fifo.v 是该核的行为模型,主要调用了 xilinx 行为模型库的模块 ...
可编程逻辑 定制简单LED的IP核的设计源代码
定制简单LED的IP核的设计源代码
可编程逻辑 ISE新建工程及使用IP核步骤详解
ISE新建工程及使用IP核步骤详解