搜索结果
找到约 3,829 项符合
IP核 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (96)
- 学术论文 (89)
- 其他 (19)
- 教程资料 (18)
- 可编程逻辑 (16)
- 技术资料 (15)
- VIP专区 (13)
- 嵌入式/单片机编程 (12)
- 软件设计/软件工程 (11)
- 单片机编程 (9)
- 其他嵌入式/单片机内容 (7)
- 单片机开发 (5)
- 其他书籍 (5)
- 微处理器开发 (5)
- VHDL/Verilog/EDA源码 (4)
- 系统设计方案 (4)
- 嵌入式综合 (3)
- 加密解密 (3)
- 电子书籍 (3)
- 嵌入式Linux (3)
- USB编程 (2)
- 文件格式 (2)
- 驱动编程 (2)
- 源码 (2)
- 教程 (2)
- XILINX FPGA开发软件 (1)
- 书籍源码 (1)
- 教程资料 (1)
- 技术书籍 (1)
- 模拟电子 (1)
- Proe教程 (1)
- 通信网络 (1)
- 无线通信 (1)
- 开发工具 (1)
- 工控技术 (1)
- 测试测量 (1)
- 仿真技术 (1)
- VxWorks (1)
- 文章/文档 (1)
- uCOS (1)
- 中间件编程 (1)
- 压缩解压 (1)
- *行业应用 (1)
- 数学计算 (1)
- CA认证 (1)
- VC书籍 (1)
- 通讯/手机编程 (1)
- 通讯编程文档 (1)
- Linux/Unix编程 (1)
- 行业应用文档 (1)
- 技术教程 (1)
- 接口技术 (1)
- 手册 (1)
- 精品软件 (1)
教程资料 基于FPGA的DDS IP核设计方案
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片 ...
嵌入式综合 基于SOPC的触控屏控制器IP核设计
介绍一款基于SOPC的TFT-LCD触控屏控制器IP核的设计与实现。采用Verilog HDL作控制器的模块设计，并用ModelSim仿真测试，验证其正确性；利用嵌入式SOPC开发工具，在开发板上完成触控屏显示驱动及其控制模块的系统设计，给出系统硬、软件设计，实现TFT-LCD触控屏彩条显示。这款触控屏控制器IP核具备较强的通用性和兼容性，具 ...
无线通信 基于SOPC技术的异步串行通信IP核的设计
介绍了SoPC（System on a Programmable Chip）系统的概念和特点，给出了基于PLB总线的异步串行通信（UART）IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证，证明了所设计的UART IP核可以正常工作。该设计方案为其他基于SoPC系统IP核的开发提供了一定的参考。
...
开发工具 如何仿真IP核(建立modelsim仿真库完整解析)
IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块 ...
可编程逻辑 定制简单LED的IP核的设计源代码
定制简单LED的IP核的设计源代码
可编程逻辑 基于Quartus II免费IP核的双端口RAM设计实例
QuartusII中利用免费IP核的设计
作者：雷达室
以设计双端口RAM为例说明。
Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；
可编程逻辑 基于FPGA的GPIB接口IP核的研究与设计
基于FPGA的GPIB接口IP核的研究与设计
可编程逻辑 ISE新建工程及使用IP核步骤详解
ISE新建工程及使用IP核步骤详解
可编程逻辑 基于FPGA的DDS IP核设计方案
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片 ...
仿真技术 如何仿真IP核(建立modelsim仿真库完整解析)
IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－》Language Template-》COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块 ...