搜索：Hi-Fi - 虫虫下载站

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/131276.html

下载: 199

查看: 1281

其他  PL／0语言的文法规则说明 (1)对原PL／0编译程序作了如下修改： 1’增加了输入文件ff和fi,输出文件fw2。 2’增加了保留字read和write

PL／0语言的文法规则说明 (1)对原PL／0编译程序作了如下修改： 1’增加了输入文件ff和fi,输出文件fw2。 2’增加了保留字read和write，使保留字个数增至13。 3’关系运算符中的>=、<=和<>改为在过程getsym中说明。 4’在过程interpret中增加了读和写操作。 (2)预先建立PL／0语言源程序文件ff和其所需要的数据文件fi(文件名 ...

https://www.eeworm.com/dl/534/134646.html

下载: 155

查看: 1194

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...

https://www.eeworm.com/dl/663/137276.html

下载: 122

查看: 1094