搜索：HTTP - 虫虫下载站

教程资料  基于Quartus II免费IP核的双端口RAM设计实例

　　QuartusII中利用免费IP核的设计　　作者：雷达室　　以设计双端口RAM为例说明。　　Step1：打开QuartusII，选择File—New Project Wizard，创建新工程，出现图示对话框，点击Next；

https://www.eeworm.com/dl/fpga/doc/32271.html

下载: 112

查看: 1514

Quartus RAM IP核双端口

教程资料  Analog Solutions for Xilinx FPGAs

Designing withProgrammable Logicin an Analog WorldProgrammable logic devicesrevolutionized digital design over 25years ago, promising designers a blankchip to design literally any functionand program it in the field. PLDs canbe low-logic density devices that usenonvolatile sea-of-gates cells calle ...

https://www.eeworm.com/dl/fpga/doc/32538.html

下载: 137

查看: 1118

Solutions Analog Xilinx FPGAs

教程资料  基于FPGA的运动估计设计

本文采用了技术比较成熟的VHDL语言进行设计，并使用Quartus II软件进行时序仿真。由仿真结果可知，无论是在功能的实现上还是在搜索的准确性、高效性以及FPGA片上资源的利用率上，本设计方案都具有明显的优越性。

https://www.eeworm.com/dl/fpga/doc/32539.html

下载: 38

查看: 1064

FPGA 运动估计

教程资料  Analog Solutions for Altera FPGAs

Designing withProgrammable Logicin an Analog WorldProgrammable logic devices revolutionizeddigital design over 25 years ago,promising designers a blank chip todesign literally any function and programit in the field. PLDs can be low-logicdensity devices that use nonvolatilesea-of-gates cells calle ...

https://www.eeworm.com/dl/fpga/doc/32541.html

下载: 187

查看: 1067

Solutions Analog Altera FPGAs

教程资料  基于FPGA实时电话计费器的设计

实时电话计费系统是企业、事业单位信息管理的一个重要组成部分。介绍了一种用FPGA器件实现电话计费系统的方法，并给出了设计框图和详细设计过程。设计采用Veriiog_HDL硬件语言。

https://www.eeworm.com/dl/fpga/doc/32561.html

下载: 199

查看: 1117

FPGA 电话计费器

教程资料  XAPP122 - Spartan-XL FPGA的Express配置

Express Mode uses an 8-bit wide bus path for fast configuration of Xilinx FPGAs. Thisapplication note provides information on how to perform Express configuration specifically forthe Spartan&trade;-XL family. The Express mode signals and their associated timing are defined.The steps of Express con ...

https://www.eeworm.com/dl/fpga/doc/32588.html

下载: 77

查看: 1141

Spartan-XL Express XAPP FPGA

教程资料  XAPP719 -利用USR_ACCESS寄存器实现PowerPC高速缓存配置

The Virtex&trade;-4 user access register (USR_ACCESS_VIRTEX4) is a 32-bit register thatprovides direct access to bitstream data by the FPGA fabric. It is useful for loadingPowerPC&trade; 405 (PPC405) processor caches and/or other data into the FPGA after the FPGAhas been configured, thus achieving ...

https://www.eeworm.com/dl/fpga/doc/32602.html

下载: 128

查看: 1069

USR_ACCESS PowerPC XAPP 719

教程资料  PLD、FPGA优秀设计的十条戒律

PLD、FPGA优秀设计的十条戒律,　该文浅显易懂的介绍了一个优秀设计必须考虑的问题，给出了设计方法和建议。仔细阅读和消化本文，对提高PLD/FPGA设计水平大有裨益

https://www.eeworm.com/dl/fpga/doc/32618.html

下载: 76

查看: 1101

FPGA PLD

通信网络  TR069协议实现研究

TR069 是由数字用户线（DSL）论坛所开发的技术规范之一，其全称为“CPE 广域网管理协议（简称CWWP）”。TR069 是一种为宽带网关，VoIP 设备和机顶盒设备提供了一种新的管理标准。

https://www.eeworm.com/dl/564/33629.html

下载: 130

查看: 1071

069 TR 协议实现研究

通信网络  通用电力线通信模块uPLM2200

uPLM2200 是一款小型高性能通用电力线通信模块，由电力线调制/解调、功率放大、藕合及滤波、电源、MCU 及协议固件等组成，可直接连接到220V 电力线上，通过其数据接口实现数据发送和接收。

https://www.eeworm.com/dl/564/33670.html

下载: 56

查看: 1073

uPLM 2200 电力线通信模块

搜索结果

按分类筛选