搜索结果
找到约 3,237 项符合
HDL综合 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者
用verlog语言编的一个很好的综合实验,特别适合于FPGA/CPLD的初学者
VHDL/FPGA/Verilog 用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者
用verlog语言编的又一个很好的综合实验(交通灯的控制),特别适合于FPGA/CPLD的初学者
系统设计方案 多功能数字钟设计 一、设计任务： （一）主体功能 用HDL设计一个多功能数字钟
多功能数字钟设计
一、设计任务：
（一）主体功能
用HDL设计一个多功能数字钟，包含以下主要功能：
1.计时及校时，时间可以24小时制或12小时制显示
2.日历：显示年月日星期，及设定设定功能
3.跑表：启动/停止/保持显示/清除
4.闹钟：设定闹钟时间，整点提示 ...
VHDL/FPGA/Verilog 一个可以综合的Verilog 写的FIFO存储器 内附文档说明
一个可以综合的Verilog 写的FIFO存储器
内附文档说明
文件格式 我们做微机硬件综合实验做的一个交通信号灯实时控制系统设计
我们做微机硬件综合实验做的一个交通信号灯实时控制系统设计，很好哦！还附有实验报告．-A traffic lights real-time control system design of the micro computer hardware experiment.PS:contain the experiment report
VHDL/FPGA/Verilog 该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码
该工程是基于verilog hdl 语言编写的帧传输协议HDLC帧的发送端代码，会用QUATUSII的人都应该知道如何使用，希望能给你带来帮助
Java编程 采用Ajax技术,采用综合搜索 后台地址 admin/ 后台帐号 admin 后台密码 admin
采用Ajax技术,采用综合搜索 后台地址 admin/ 后台帐号 admin 后台密码 admin
VHDL/FPGA/Verilog verilog HDL编写的出租车计费系统
verilog HDL编写的出租车计费系统
Java书籍 这是一本面向中高级编程人员的自学指导书其重点放在JSP 和其他技术的综合使用方面全书可分为四大部分第一部分是JSP 技术与J2EE 技术第一章至第四章着重介绍J2EE 技术的代表EJB技术的基本原理与
这是一本面向中高级编程人员的自学指导书其重点放在JSP 和其他技术的综合使用方面全书可分为四大部分第一部分是JSP 技术与J2EE 技术第一章至第四章着重介绍J2EE 技术的代表EJB技术的基本原理与开发EJB 组件的方法第二部分是JSP 技术和XML 技术第五章至第八章主要介绍了XML 技术与JSP 技术联合的方式之一Tag Library 第二部 ...
其他书籍 介绍了Verylog DHL语言的设计过程及综合过程。
介绍了Verylog DHL语言的设计过程及综合过程。