搜索结果
找到约 22,386 项符合
H.264编码器 的查询结果
按分类筛选
其他 赫夫曼编/译码器设计 初始化 编码 译码
赫夫曼编/译码器设计
初始化 编码 译码
串口编程 串行端口的本质功能是作为CPU和串行设备间的编码转换器。当数据从 CPU经过串行端口发送出去时
串行端口的本质功能是作为CPU和串行设备间的编码转换器。当数据从 CPU经过串行端口发送出去时，字节数据转换为串行的位。在接收数据时，串行的位被转换为字节数据
汇编语言 音乐编码。。51汇编写。。已测试通过。。用测试蜂鸣器
音乐编码。。51汇编写。。已测试通过。。用测试蜂鸣器
DSP编程 基于ＤＳＰ的类ＭＰ４播放器使用Ｃ语言在ＤＳＰ＋＋平台上编码
基于ＤＳＰ的类ＭＰ４播放器使用Ｃ语言在ＤＳＰ＋＋平台上编码
数据结构 哈夫曼编/译码器 问题描述：给定电文进行哈夫曼编码
哈夫曼编/译码器
问题描述：给定电文进行哈夫曼编码，给定编码进行哈夫曼译码。要求电文存储在文件1中，编码后的结果存储在文件2中，给定编码存储在文件3中，译码后的结果存储在文件4中。
Delphi/CppBuilder 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...
文章/文档 220t／h水冷方形分离器循环流化床锅炉的设计及运行.pdf
220t／h水冷方形分离器循环流化床锅炉的设计及运行.pdf
VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3 ...
matlab例程 基于matlab中的simulink的pcm编码解码器的仿真结果
基于matlab中的simulink的pcm编码解码器的仿真结果
VHDL/FPGA/Verilog VHDL写的8B10B编码解码器的实现
VHDL写的8B10B编码解码器的实现，在Xilinx平台通过验证。