搜索结果
找到约 543 项符合
Fifo 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (140)
- 操作系统开发 (76)
- 学术论文 (44)
- 单片机开发 (30)
- 技术资料 (20)
- 其他 (16)
- Linux/Unix编程 (15)
- 其他嵌入式/单片机内容 (15)
- 单片机编程 (14)
- 嵌入式/单片机编程 (13)
- 系统设计方案 (12)
- 教程资料 (11)
- USB编程 (11)
- 微处理器开发 (7)
- 书籍源码 (7)
- VIP专区 (7)
- 可编程逻辑 (6)
- 嵌入式综合 (5)
- Java编程 (5)
- 软件设计/软件工程 (5)
- DSP编程 (5)
- 其他书籍 (5)
- 源码 (5)
- 通信网络 (4)
- 数据结构 (4)
- 并行计算 (4)
- 串口编程 (4)
- 汇编语言 (3)
- 文章/文档 (3)
- 文件格式 (3)
- 通讯/手机编程 (3)
- 压缩解压 (3)
- 通讯编程文档 (3)
- VHDL/Verilog/EDA源码 (2)
- 传感与控制 (2)
- 接口技术 (2)
- 数学计算 (2)
- 磁盘编程 (2)
- 嵌入式Linux (2)
- uCOS (2)
- 网络 (2)
- 电子书籍 (2)
- 驱动程序 (1)
- 单片机相关 (1)
- 模拟电子 (1)
- *行业应用 (1)
- 数值算法/人工智能 (1)
- 数据库系统 (1)
- 行业发展研究 (1)
- matlab例程 (1)
- 驱动编程 (1)
- 中间件编程 (1)
- 语音压缩 (1)
- VC书籍 (1)
- SCSI/ASPI (1)
- 教育系统应用 (1)
- 软件工程 (1)
- 其他文档 (1)
- 手册 (1)
操作系统开发 题目：设计一个请求页式存储管理方案
题目：设计一个请求页式存储管理方案，并编写模拟程序实现
具体要求：
1、产生一个需要访问的指令地址流，为不失一般性，可以适当地（用人工指定地方法或用随机数产生器）生成这个序列，使得 50％的指令是顺序执行的。25％的指令均匀地散布在前地址部分，25％的地址是均匀地散布在后地址部分
2、 页面淘汰算法采用 FIFO页面 ...
VHDL/FPGA/Verilog Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols.
Hard-decision decoding scheme
Codeword length (n) : 31 symbols.
Message length (k) : 19 symbols.
Error correction capability (t) : 6 symbols
One symbol represents 5 bit.
Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1
Generator polynomial, g(x) = a^15 a^21*X + a^6*X^2 + a^15*X^3 + a^ ...
串口编程 一个简单的ＳＰＩ ＩＰ核
一个简单的ＳＰＩ ＩＰ核，SPI Core Specifications 可以从说明文档中找到！
The simple Serial Peripheral Interface core is an enhanced version of the Serial Peripheral Interface found on Motorola s M68HC11 family of CPUs. The Serial Peripheral Interface is a serial, synchronous communication protocol ...
压缩解压 介绍EZW编解码算法的全部代码
介绍EZW编解码算法的全部代码，该源代码包含有6个文件：
EZW.H － EZW编码器头文件
EZW.C － EZW编码器文件
MATRIX2D.H MATRIX2D.C － 编码器数据结果定义和数据操作
FIFO.H FIFO.C － 扫描方式定义：先入先出原则
LIST.H LIST.C － 零树结构定义和操作
UNEZW.C － EZW解码器 ...
Java编程 操作系统中进程调度过程的模拟程序
操作系统中进程调度过程的模拟程序，采用的是FIFO算法
Java编程 cache4j是一个有简单API与实现快速的Java对象缓存。它的特性包括：在内存中进行缓存
cache4j是一个有简单API与实现快速的Java对象缓存。它的特性包括：在内存中进行缓存，设计用于多线程环境，两种实现：同步与阻塞，多种缓存清除策略：LFU, LRU, FIFO，可使用强引用(strong reference)与软引用(soft reference)存储对象。
系统设计方案 以TI公司的DSP芯片TMS32OC6204为例
以TI公司的DSP芯片TMS32OC6204为例，结合IDT公司的先进先出缓存芯片IDT72V3640，介绍了其扩展总线XB在DMA控制下对FIFO进行读写，以实现对图像的实时采集、处理。
matlab例程 M/M/1单服务台排队系统仿真（用事件调度法实现离散事件系统仿真） 顾客到达模到达时间间隔和顾客服务时间均服从负指数分布
M/M/1单服务台排队系统仿真（用事件调度法实现离散事件系统仿真）
顾客到达模到达时间间隔和顾客服务时间均服从负指数分布，单服务台系统，按照单队排队，按FIFO方式服务。考察服务n个顾客（n=1000，2000，3000，5000）后的顾客平均队长及平均排队等待时间。 ...
VHDL/FPGA/Verilog ISE7.1
ISE7.1，采用VIRTEX-II芯片。实现adc数据采样，平均，通道选择，采样时钟选择，数据格式调整，内含fifo,uart等模块。
中间件编程 xilinx公司的开放的源码
xilinx公司的开放的源码，很有参考价值，其中有ddl，fifo控制等。