搜索：FPGA EDK - 虫虫下载站

技术资料  基于Altera的FPGA设计的硬件除法器

基于Altera的FPGA设计的硬件除法器，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

https://www.eeworm.com/dl/834256.html

下载: 9

查看: 5551

fpga 硬件除法器

技术资料  Xilinx FPGA伴你玩转USB3.0与LVDS

特权同学 xilinx fpga伴你玩转usb3.0与lvd丛书电子版PDF 本书主要使用Xilinx公司的Artix7 FPGA器件（引出自带的LVDS接口）和Cypress公司的USB 3.0控制器芯片FX3，以及一些常见的DDR3存储器、UART电路、扩展接口等，由浅入深地引领读者从板级设计、软件工具、相关驱动安装到基础的FPGA实例,从基于FPGA的UART、DDR3、USB ...

https://www.eeworm.com/dl/835294.html

下载: 21

查看: 2959

xilinx fpga usb lvds

技术资料  FPGA与SOPC设计教程：DE2实践

以DE2-115开发板为实例讲解FPGA与SOPC设计教程

https://www.eeworm.com/dl/835391.html

下载: 5

查看: 8466

fpga sopc DE2-115开发板

技术资料  ALTERA FPGA／CPLD设计高级篇(第2版)

《Altera FPGA/CPLD设计（高级篇）（第2版）》结合作者多年工作经验，深入地讨论了altera fpga/cpld的设计和优化技巧。在讨论fpga/cpld设计指导原则的基础上，介绍了altera器件的高级应用；引领读者学习逻辑锁定设计工具，详细讨论了时序约束与静态时序分析方法；结合实例讨论如何进行设计优化，介绍了altera的可编程器件 ...

https://www.eeworm.com/dl/835433.html

下载: 2

查看: 7059

fpga cpld

技术资料  FPGA实现UDP协议栈，verilog语言附带说明

FPGA实现UDP协议栈，verilog语言附带说明，测试激励以及测试工具

https://www.eeworm.com/dl/836457.html

下载: 10

查看: 1246

fpga udp协议 verilog

技术资料  fpga可重构的pcie总线快速配置

fpga可重构的pcie总线快速配置 fpga可重构的pcie总线快速配置

https://www.eeworm.com/dl/836973.html

下载: 8

查看: 3034

fpga pcie 总线

技术资料  FPGA篮球计分计时器_QuartusII_verilog

功能：计分员通过按键为两支队伍计分，每支队伍个对应一个按键，积分按键每按下一次对应队伍积分增加1（两分和三分需要按下两次和三次），数码管显示本节剩余时间和24s倒计时，分别对应一个按键来重置本节剩余时间和24s倒计时。使用说明：k1&nbsp;k2分别是增加两队的分数&nbsp;K3：重置单节时间&nbsp;k4：重置24秒违例时间 ...

https://www.eeworm.com/dl/838457.html

下载: 10

查看: 1305

fpga 篮球计分计时器

技术资料  FPGA CPLD数字电路设计经验分享.

FPGA CPLD数字电路设计经验分享                    

https://www.eeworm.com/dl/838746.html

下载: 9

查看: 9279

fpga cpld 数字电路设计

技术资料  Altera FPGA和CPLD设计学习笔记(特权完善)

Altera FPGA和CPLD设计学习笔记(特权完善)           

https://www.eeworm.com/dl/838748.html

下载: 5

查看: 332

fpga cpld

技术资料  基于FPGA的数字钟电路设计

摘要：数字钟是典型的电子电路的应用，而基于FPGA的数字钟电路具有更大的灵活性和通用性。以QuartusII软件为设计平台，进行了基于FPGA的数字钟电路的方案设计、程序设计输入、编译和仿真等操作，比较完整地说明了数字钟电路的设计过程、功能和可编程逻辑器件设计的操作流程。 ...

https://www.eeworm.com/dl/839249.html

下载: 3

查看: 785

fpga 数字钟

搜索结果

按分类筛选