搜索：FPGA加速 - 虫虫下载站

学术论文  基于FPGA的OFDM调制解调器的设计与实现

正交频分复用(OFDM)技术是一种多载波数字调制技术，具有频谱利用率高、抗多径干扰能力强、成本低等特点，适合无线通信的高速化、宽带化及移动化的需求，将成为下一代无线通信系统(4G)的核心调制传输技术。本文首先描述了OFDM技术的基本原理。对OFDM的调制解调以及其中涉及的特性和关键技术等做了理论上的分析，指出了OFDM ...

https://www.eeworm.com/dl/514/12511.html

下载: 89

查看: 1176

学术论文  扩频与解扩的关键技术研究和FPGA实现

扩频通信是现代通信系统中的一种重要的通信方式，具有较强的抗干扰、抗多径性能以及频谱利用率高、多址通信等诸多优点，得到了广泛的应用。FPGA以其功能强大，开发过程投资少、周期短，可反复修改，保密性能好，开发工具智能化等特点成为当今硬件设计的重要方式。本文研究了直接序列扩频系统，重点研究了扩频部分和解扩部分 ...

https://www.eeworm.com/dl/514/12637.html

下载: 143

查看: 1066

FPGA 扩频关键技术

学术论文  基于FPGA的RS码编译码器的设计与实现

研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信道的多径和各种噪声的影响，信号在接收端会引起差错，通过信道编 ...

https://www.eeworm.com/dl/514/12642.html

下载: 54

查看: 1106

FPGA RS码编译码器

学术论文  基于FPGA的I2C总线控制器的设计

本文利用Verilog HDL语言在FPGA上实现IC总线的规范，又简要介绍了Quartus Ⅱ设计环境和设计方法，以及FPGA的设计流程。在此基础上，重点介绍了I

https://www.eeworm.com/dl/514/12683.html

下载: 129

查看: 1076

FPGA I2C 总线控制器

学术论文  基于FPGA的全同步数字频率计的设计

频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。本设计阐述了各 ...

https://www.eeworm.com/dl/514/12835.html

下载: 115

查看: 1105

FPGA 数字频率计

学术论文  应用于十万门FPGA的全数字锁相环设计

在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。为了消除FPGA芯片内的时钟延时， ...

https://www.eeworm.com/dl/514/13062.html

下载: 96

查看: 1112

FPGA 应用于全数字锁相环

学术论文  RS码、LDPC码级联编解码器的FPGA实现

差错控制编码技术是现代通信技术中的关键技术之一，在移动通信、数字电视、计算机存储等数据通信系统中得到了广泛应用。在信道条件恶劣的情况中，常采用纠错能力更强的级联编解码方法，进行差错控制。本课题以RS码、LDPC 码... ...

https://www.eeworm.com/dl/514/13141.html

下载: 86

查看: 1106

LDPC FPGA RS码级联

学术论文  基于FPGA的数字频率计的设计与实现

介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途，其测试结果由3 只七段数码

https://www.eeworm.com/dl/514/13254.html

下载: 134

查看: 1122

FPGA 数字频率计

学术论文  基于FPGA的可编程m序列发生器的实现

·&nbsp;摘要：&nbsp; 本文研究了由线性反馈移位寄存器(Linear Feedback Shift Registers,LFSR)生成m序列的原理,并对LFSR电路结构作了改进,利用基于现代DSP技术的DSP Builder软件,设计了一种周期、相位可调的m序列发生器.经调试与仿真,结果表明该方法硬件结构简单、开发周期短,为系统设计或测试带来很大的便利.&nbsp;&nbsp; ...

https://www.eeworm.com/dl/514/14562.html

下载: 73

查看: 1199

FPGA 可编程发生器序列

教程资料  FPGA的神经网络硬件实现中的关键问题研究

基于FPGA的神经网络硬件实现中的关键问题研究，适合用fpga研究神经网络的工程人员参考

https://www.eeworm.com/dl/fpga/doc/17553.html

下载: 25

查看: 1135

FPGA 神经网络硬件实现

搜索结果

按分类筛选