搜索：FIFO - 虫虫下载站

VHDL/FPGA/Verilog 异步FIFO控制器的设计主要用于异步先进先出控制器的设计。所用语言Verilog HDL.

异步FIFO控制器的设计主要用于异步先进先出控制器的设计。所用语言Verilog HDL.

https://www.eeworm.com/dl/663/147616.html

下载: 59

查看: 1117

单片机开发  在MCS-51系列单片机应用系统中利用FIFO芯片AL422B实现数字图像的静态存储

在MCS-51系列单片机应用系统中利用FIFO芯片AL422B实现数字图像的静态存储

https://www.eeworm.com/dl/648/482033.html

下载: 30

查看: 1107

422B FIFO MCS 422

技术资料  这个例子实现的是光学摄像头0V7725在无需FIFO时驱动的代码，可以直接使用

这个例子实现的是光学摄像头0V7725在无需FIFO时驱动的代码，可以直接使用

https://www.eeworm.com/dl/858767.html

下载: 10

查看: 6012

OV7725 光学摄像头 FIFO

技术资料  CY7C42X CY7C46X FIFO存储器与CY7B923(HOTLink器件) 接口

This application note considers the interface between a CypressCY7B923 (HOTLink™) Transmit

https://www.eeworm.com/dl/905059.html

下载: 8

查看: 3739

CY HOTLink

VHDL/FPGA/Verilog 异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构， ...

https://www.eeworm.com/dl/663/445280.html

下载: 171

查看: 1160

FIFO GRAY RAM 时钟域

微处理器开发  端点批量传输 eerom的读写固件自动下载 USB标准请求 GPIF单字节读写 GPIF_FIFO读写 Led显示与键盘扫描等

端点批量传输 eerom的读写固件自动下载 USB标准请求 GPIF单字节读写 GPIF_FIFO读写 Led显示与键盘扫描等

https://www.eeworm.com/dl/655/449644.html

下载: 125

查看: 1090

GPIF_FIFO eerom GPIF 读写

串口编程  基于80C196KC微处理器的高速串行通讯、单片机将FIFO中的数据读取出来后

基于80C196KC微处理器的高速串行通讯、单片机将FIFO中的数据读取出来后，从串口发送出去等代码

https://www.eeworm.com/dl/624/338131.html

下载: 49

查看: 1082

C196 FIFO 196 80C

系统设计方案  本文介绍了USB设备Bulk模式驱动程序的设计。该设计使用FIFO消息队列、信号量机制和定时器中断机制

本文介绍了USB设备Bulk模式驱动程序的设计。该设计使用FIFO消息队列、信号量机制和定时器中断机制，可在不同的操作系统中实现。文中所用到的程序体系结构对于实现不同USB设备进行Bulk模式通讯是通用的。

https://www.eeworm.com/dl/678/267569.html

下载: 96

查看: 1099

Bulk FIFO USB 机制

操作系统开发  课程实验,自己做的一个关于请求分布的程序, 采用先进先出算法(FIFO)和最近最久未使用算法(LRU)进行页面的置换

课程实验,自己做的一个关于请求分布的程序, 采用先进先出算法(FIFO)和最近最久未使用算法(LRU)进行页面的置换

https://www.eeworm.com/dl/531/147536.html

下载: 126

查看: 1096

FIFO LRU 算法实验

技术资料  XC4000系列的Select-RAM(TM)可配置成边沿触发RAM和双口RAM,边沿触发简化系统定时,双口RAM简化FIFO的设计

The XC4000E FPGA family is a pin- and bitstream-compatiblesuperset of the Xilinx XC4000 FPGA fam

https://www.eeworm.com/dl/922915.html