搜索结果
找到约 828 项符合
FIFO 的查询结果
按分类筛选
- 全部分类
- 技术资料 (292)
- VHDL/FPGA/Verilog (146)
- 操作系统开发 (76)
- 学术论文 (44)
- 单片机开发 (30)
- 其他 (16)
- 单片机编程 (15)
- Linux/Unix编程 (15)
- 其他嵌入式/单片机内容 (15)
- 嵌入式/单片机编程 (13)
- 系统设计方案 (12)
- 教程资料 (11)
- USB编程 (11)
- 微处理器开发 (8)
- VIP专区 (8)
- 书籍源码 (7)
- 其他书籍 (6)
- 可编程逻辑 (6)
- 源码 (5)
- DSP编程 (5)
- 嵌入式综合 (5)
- Java编程 (5)
- 软件设计/软件工程 (5)
- 通讯/手机编程 (4)
- 通信网络 (4)
- 串口编程 (4)
- 数据结构 (4)
- 并行计算 (4)
- 压缩解压 (3)
- 文件格式 (3)
- 汇编语言 (3)
- 通讯编程文档 (3)
- 文章/文档 (3)
- VHDL/Verilog/EDA源码 (2)
- 接口技术 (2)
- 传感与控制 (2)
- 电子书籍 (2)
- 磁盘编程 (2)
- 网络 (2)
- 数学计算 (2)
- uCOS (2)
- 嵌入式Linux (2)
- 手册 (1)
- 数值算法/人工智能 (1)
- 驱动程序 (1)
- 数据库系统 (1)
- 仿真技术 (1)
- 其他文档 (1)
- 软件工程 (1)
- 单片机相关 (1)
- 开发工具 (1)
- 模拟电子 (1)
- 驱动编程 (1)
- 教育系统应用 (1)
- 语音压缩 (1)
- SCSI/ASPI (1)
- *行业应用 (1)
- matlab例程 (1)
- 中间件编程 (1)
- VC书籍 (1)
- 行业发展研究 (1)
单片机开发 用SmartGen生成一个256*8的大小同步FIFO
用SmartGen生成一个256*8的大小同步FIFO,并通过串口发送数据初始化FIFO。然后,再通过串口返回到上位机的串口调试程序显示,确认数据是否正确。
VHDL/FPGA/Verilog datapath_fifo used in DMA contect PCI in the DAB system the format of this file is VHDL
datapath_fifo used in DMA contect PCI in the DAB system the format of this file is VHDL
书籍源码 这个是8*4位的,FIFO,,大家可作参考资料
这个是8*4位的,FIFO,,大家可作参考资料
书籍源码 16*16位的先进先出队列FIFO程序,可作参考
16*16位的先进先出队列FIFO程序,可作参考
VHDL/FPGA/Verilog 一个关于FIFO的VERILOG程序。很不错的。
一个关于FIFO的VERILOG程序。很不错的。
其他 To write data to the FIFO, present the data to be written and assert the write enable. At the next r
To write data to the FIFO, present the data to be written and assert the write enable. At the next rising edge of the clock, the data will be written. For every rising edge of the clock that the write enable is asserted, a piece of data is written into the FIFO.
If the FIFO has data in it, the value ...
VHDL/FPGA/Verilog its simple fifo.which is used to first in first out for vhdl source code
its simple fifo.which is used to first in first out for vhdl source code
VHDL/FPGA/Verilog 异步FIFO的FPGA实现,XILINX FPGA, ISE ,VHDL语言实现
异步FIFO的FPGA实现,XILINX FPGA,
ISE ,VHDL语言实现
技术资料 Actel单片机的软FIFO设计和串口通讯程序
Actel单片机的软FIFO设计和串口通讯程序
技术资料 具有软件模拟FIFO缓冲区的串口通信模块设计
本文通过介绍嵌入式处理器串口通信的特点,针对RAM 空间有限的小系统,提出了一种具有软件模拟FIFO 缓冲区的串行口通信模块,并详细说明了模块设计的方法。关键字 串口通信 模拟FIFO