搜索结果
找到约 39,736 项符合
EDA开发 的查询结果
按分类筛选
- 全部分类
- 学术论文 (46)
- VIP专区 (16)
- VHDL/FPGA/Verilog (15)
- 技术资料 (10)
- 单片机编程 (9)
- 可编程逻辑 (9)
- 教程资料 (7)
- 其他书籍 (6)
- 教程资料 (5)
- 其他 (5)
- 单片机开发 (4)
- 嵌入式/单片机编程 (3)
- 精品软件 (3)
- 技术教程 (2)
- PCB相关 (2)
- 电子书籍 (2)
- 微处理器开发 (2)
- ALTERA FPGA开发软件 (1)
- 技术书籍 (1)
- Genesis (1)
- 嵌入式综合 (1)
- ARM (1)
- 教程资料 (1)
- 书籍源码 (1)
- 文章/文档 (1)
- 行业发展研究 (1)
- 其他嵌入式/单片机内容 (1)
- 通讯/手机编程 (1)
- 文件格式 (1)
- BREW编程 (1)
- 软件 (1)
- 书籍 (1)
PCB相关 可编辑程逻辑及IC开发领域的EDA工具介绍
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越 ...
可编程逻辑 可编辑程逻辑及IC开发领域的EDA工具介绍
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越 ...
其他书籍 FPGA-SOPC开发快速教程,EDA设计指导性文件
FPGA-SOPC开发快速教程,EDA设计指导性文件
VHDL/FPGA/Verilog 硬件电子琴电路设计EDA设计报告,开发环境VHDL
硬件电子琴电路设计EDA设计报告,开发环境VHDL
VHDL/FPGA/Verilog 在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
在EDA的MAX+PLUS II开发环境下用VHDL编写的全加器
VHDL/FPGA/Verilog 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。
（1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，最大计时时间为99.9秒）。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后，自动停止倒计时，同时响铃。
（2） 顺计时 ...
BREW编程 附图1-1A为GW48-CK型EDA实验开发系统的主板结构图（GW48-GK/PK型未画出
附图1-1A为GW48-CK型EDA实验开发系统的主板结构图（GW48-GK/PK型未画出，具体结构说明应该参考实物主板），该系统的实验电路结构是可控的。即可通过控制接口键SW9，使之改变连接方式以适应不同的实验需要。因而，从物理结构上看，实验板 ...
其他 微软新的开发语言,可以应用于EDA.将F#变为verilog.
微软新的开发语言,可以应用于EDA.将F#变为verilog.
VHDL/FPGA/Verilog 彩灯控制器 vhdl语言开发 eda实验
彩灯控制器 vhdl语言开发 eda实验
VHDL/FPGA/Verilog 本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲
本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设计的正确性已通过硬件实验得到验证。 ...