搜索结果

找到约 46 项符合 Dram 的查询结果

可编程逻辑 Hyperlynx仿真应用:阻抗匹配

Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例,简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计),其中DRAM作为DSP的扩展Memory(64位宽度,低8bit还经过3245接到FLASH和其它芯片),DRAM时钟频率133M。因为频率较高,设计过程中我们需要考虑DRAM的数据 ...
https://www.eeworm.com/dl/kbcluoji/40436.html
下载: 46
查看: 1126

嵌入式Linux uCLinux默认的根文件系统是romfs

uCLinux默认的根文件系统是romfs,由于romfs是一个只读的文件系统,当你的嵌入式设备动态的修改了一些文件,它无法保存。JFFS而可以动态的把DRAM中的数据烧入Flash中,此文件是实现他的一个MTD文件
https://www.eeworm.com/dl/653/129028.html
下载: 140
查看: 1067

VHDL/FPGA/Verilog FPGA内嵌的BRAM资源很少

FPGA内嵌的BRAM资源很少,此代码为DRAM代码风格,可以极大程度上减少FPGA内嵌资源的消耗。txt文档中含源代码,直接粘成vhdl即可
https://www.eeworm.com/dl/663/227539.html
下载: 135
查看: 1082

单片机开发 通过环路串口判断串行通信电平转换芯片功能是否正常

通过环路串口判断串行通信电平转换芯片功能是否正常,并通过读写DRAM 判断硬件。
https://www.eeworm.com/dl/648/358557.html
下载: 179
查看: 1028

其他书籍 The main MIPS processor of SMP8630 comes with a JTAG interface, allowing:  access to caches and da

The main MIPS processor of SMP8630 comes with a JTAG interface, allowing:  access to caches and data bus (DRAM) with a bandwidth of about 200kbit/s  examining the processor state whatever the execution mode (monice)  connecting to monice using mdi-server and using a gdb client on the processor to st ...
https://www.eeworm.com/dl/542/426247.html
下载: 37
查看: 1155

单片机开发 管脚号 管脚名称 LEVER 管脚功能描述 1 VSS 0V 电源地 2 VDD 5.0V 电源电压 3 VEE 5.0V~(-13V) 液晶显示器驱动电压 4 D/I H/L D/I

管脚号 管脚名称 LEVER 管脚功能描述 1 VSS 0V 电源地 2 VDD 5.0V 电源电压 3 VEE 5.0V~(-13V) 液晶显示器驱动电压 4 D/I H/L D/I=“H”,表示DB7~DB0为显示数据 D/I=“L”,表示DB7~DB0为显示指令数据 5 R/W H/L R/W=“H”,E=“H”,数据被读到DB7~DB0 R/W=“L”,E=“H→L”, DB7~DB0的数据被写到IR或DR 6 E H/L 使能 ...
https://www.eeworm.com/dl/648/426884.html
下载: 179
查看: 1158

源码 数据库实验五

1.在订单数据库orderDB中,完成如下的查询: (1)用子查询查询员工“张小娟”所做的订单信息。 (2)查询没有订购商品的且在北京地区的客户编号,客户名称和邮政编码,并按邮政编码降序排序。 (3)查询订购了“32M DRAM”商品的订单编号,订货数量和订货单价。 (4)查询与员工编号“E2008005”在同一个部 ...
https://www.eeworm.com/dl/520028.html
下载: 1
查看: 18

技术资料 基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明 DR

基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明,DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。timescale 1ps ...
https://www.eeworm.com/dl/747450.html
下载: 9
查看: 9595

技术资料 DDR4标准 JESD79_4

1. Scope ......................................................................................................................................................................... 12. DDR4 SDRAM Package Pinout and Addressing ............................................................................ ...
https://www.eeworm.com/dl/827937.html
下载: 10
查看: 476

技术资料 [AN225301]使用Excelon LP SPI F-RAM低功耗模式进行设计

[AN225301]使用Excelon LP SPI F-RAM低功耗模式进行设计铁电随机存储器(F-RAM),相对于其它类型的半导体技术而言,铁电随机存储器(F-RAM)具有一些独一无二的特性。已经确定的半导体存储器可以分为两类:易失性和非易失性。易失性存储器包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)以及其他类型存储器。 ...
https://www.eeworm.com/dl/836885.html
下载: 7
查看: 9460