搜索结果
找到约 70 项符合
DRAM 的查询结果
按分类筛选
VHDL/FPGA/Verilog FPGA内嵌的BRAM资源很少
FPGA内嵌的BRAM资源很少，此代码为DRAM代码风格，可以极大程度上减少FPGA内嵌资源的消耗。txt文档中含源代码，直接粘成vhdl即可
技术资料 Sd_sig.vsd
Sd_sig.vsd
Introduction
Synchronous DRAMs have become the memory standard in many designs. They provide substantial advances in
DRAM performance. They synchronously burst data at clock speeds presently up to 143MHz. They also provide
hidden precharge time and the ability to randomly change column ad ...
技术资料 Sd_cnfg.vsd
Sd_cnfg.vsd
Introduction
Synchronous DRAMs have become the memory standard in many designs. They provide substantial advances in
DRAM performance. They synchronously burst data at clock speeds presently up to 143MHz. They also provide
hidden precharge time and the ability to randomly change column a ...
教程资料 FPGAcpld结构分析 fpga的EDA设计方法
FPGAcpld结构分析 pga的EDA设计方法 fpga中的微程序设计 复杂可编程逻辑器件cpld专题讲座(Ⅴ)──cpld的应用和实现数字逻 一种使用fpga设计的DRAM控制器 用cpld器件实现24位同步计数器的设计
技术资料 DSP与海量存储器的接口技术
·摘要： 在分析DSP芯片TMS320F206存储结构的基础上,解决TMS320F206与海量SRAM、FLASH和DRAM的接口设计问题;比较三种海量存储器在DSP系统中应用的优缺点,并给出一个应用实例.
嵌入式Linux uCLinux默认的根文件系统是romfs
uCLinux默认的根文件系统是romfs，由于romfs是一个只读的文件系统，当你的嵌入式设备动态的修改了一些文件，它无法保存。JFFS而可以动态的把DRAM中的数据烧入Flash中，此文件是实现他的一个MTD文件
PCB相关 Hyperlynx仿真应用:阻抗匹配
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据 ...
可编程逻辑 Hyperlynx仿真应用:阻抗匹配
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据 ...
其他书籍 The main MIPS processor of SMP8630 comes with a JTAG interface, allowing: access to caches and da
The main MIPS processor of SMP8630 comes with a JTAG interface, allowing:
access to caches and data bus (DRAM) with a bandwidth of about 200kbit/s
examining the processor state whatever the execution mode (monice)
connecting to monice using mdi-server and using a gdb client on the processor to st ...